VJ0805A282JXXAC2MP,VJ0805A282JXXAC2MP pdf中文资料,VJ0805A282JXXAC2MP引脚图,VJ0805A282JXXAC2MP电路-Datasheet-电子工程世界

VJ0805A282JXXAC2MP: 产品描述Ceramic Capacitor, Multilayer, Ceramic, 25V, 5% +Tol, 5% -Tol, C0G, -/+30ppm/Cel TC, 0.0028uF, 0805,; 产品类别无源元件电容器; 文件大小165KB，共15页; 制造商Vishay(威世); 官网地址http://www.vishay.com

下载文档详细参数全文预览

VJ0805A282JXXAC2MP概述

Ceramic Capacitor, Multilayer, Ceramic, 25V, 5% +Tol, 5% -Tol, C0G, -/+30ppm/Cel TC, 0.0028uF, 0805,

参数名称	属性值
是否Rohs认证	不符合
Objectid	278960493
包装说明	, 0805
Reach Compliance Code	compliant
Country Of Origin	Israel
ECCN代码	EAR99
YTEOL	6.95
电容	0.0028 µF
电容器类型	CERAMIC CAPACITOR
介电材料	CERAMIC
高度	1.45 mm
JESD-609代码	e3
长度	2 mm
多层	Yes
负容差	5%
端子数量	2
最高工作温度	125 °C
最低工作温度	-55 °C
封装形式	SMT
包装方法	TR, Paper, 7 Inch
正容差	5%
额定（直流）电压（URdc）	25 V
系列	VJ HI-REL
尺寸代码	0805
温度特性代码	C0G
温度系数	30ppm/Cel ppm/°C
端子面层	Matte Tin (Sn) - with Nickel (Ni) barrier
宽度	1.25 mm

TIVA C 使用心得之四：ADC: #include#include#include#include#include#include#include#include#include "inc/tm4c123gh6pm.h"#include "inc/hw_types.h"#include "inc/hw_memmap.h"#include "driverlib/sysctl.h"#include "driverlib/interru...; upc_arm 微控制器 MCU

CAN发送接收过程中收到到的数据过大怎么办？？: 本人在做CAN库函数。现在遇到一个问题：要是接收的数据包过大，接收缓冲区放不下，怎么办？同样在发送过程中也是这样的问题，要是发送过程中数据过大，发送缓冲区只能放三个报文，那剩下的怎么办？...; panzhenlkj NXP MCU

【Altera SoC体验之旅】+ DE1_SOC初识: 至于DE1_SOC的板子简介我就不多说了，拿到板子首先按照培训资料（见附件）中的教程安装usb blaster ii的驱动，串口驱动等等，然后按照教程下载测试例程，看到的是一个流水灯和数码管的0~F轮回计数。过程中想说的两点是，开始是NO hardware，要稍微过一会才会有DE-SOC[USB-1](感觉时间稍微有点长)，另外一个教程中在programmer界面Auto Detect器件出现的...; 白丁 Altera SoC

正负PWM合并: 如图，现在有一路0-5V的正PWM和一路-12V-0V的负PWM，正PWM输出时负PWM不输出，负PWM同理。将两个输出直接连在一起后发现负PWM被拉高到一直是0V，现求助大神有什么电路或者IC能让两个输出互不影响。...; ggg_daisi 模拟电子

有个电路把我困扰了好久，希望会的帮助我解答一下，感谢！: [img]file:///C:\Users\lpl\Documents\Tencent Files\870136749\Image\C2C\A$37OKKBM03M[_PQW{`V5XN.png[/img]大家看到的话就帮帮小弟吧，小弟我模电学得不太好。此电路出自一篇参考资料...; qq48299 模拟电子

FPGA开方实现一种简单的算法: 理论基础:我们先来看看10进制下是如何手工计算开方的。先看下面两个算式，x = 10*p + q (1)公式(1)左右平方之后得：x^2 = 100*p^2 + 20pq + q^2 (2)现在假设我们知道x^2和p，希望求出q来，求出了q也就求出了x^2的开方x了。我们把公式(2)改写为如下格式：q = (x^2 - 100*p^2)/(20*p+q) (3)这个算式左右都有q，因此无法直接计算...; eeleader FPGA/CPLD

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多