电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

1206H0160562MDR

产品描述Ceramic Capacitor, Multilayer, Ceramic, 16V, 20% +Tol, 20% -Tol, X7R, 15% TC, 0.0056uF, Surface Mount, 1206, CHIP
产品类别无源元件    电容器   
文件大小414KB,共3页
制造商Syfer
下载文档 详细参数 全文预览

1206H0160562MDR概述

Ceramic Capacitor, Multilayer, Ceramic, 16V, 20% +Tol, 20% -Tol, X7R, 15% TC, 0.0056uF, Surface Mount, 1206, CHIP

1206H0160562MDR规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
Objectid1173326423
包装说明, 1206
Reach Compliance Codecompliant
Country Of OriginMainland China
ECCN代码EAR99
YTEOL5.61
电容0.0056 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
JESD-609代码e0
制造商序列号X7R
安装特点SURFACE MOUNT
多层Yes
负容差20%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形状RECTANGULAR PACKAGE
包装方法TR, 13 INCH
正容差20%
额定(直流)电压(URdc)16 V
参考标准IECQ-CECC
尺寸代码1206
表面贴装YES
温度特性代码X7R
温度系数15% ppm/°C
端子面层Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
端子形状WRAPAROUND
有做ARM的大侠没有?keiluv3有下的没有?
有做ARM的大侠没有?keiluv3有下的没有?...
yyy71c ARM技术
关于FPGA总线的问题
问题是这样的:从CPU过来的数据总线,接到FPGA了,FPGA后面又接了一个CPLD,等于说,FPGA既要将数据总线自己用,又要输出给CPLD用,该怎么实现了?难题是数据总向是双向的不好办!因为两片FPGA之间的连线资源较多,把它们之间的数据总结分为送出去的数据线和接收回的数据线了,cpu_data = (out_en_a = 1'b1) ? data_out_a : 'bz;cpu_data =...
eeleader FPGA/CPLD
CEdit控件不能输入
从CWnd继承一个类CInputInfoWnd,在CInputInfoWnd用Create动态创建Edit控件m_editTest,此Edit控件上可以看到输入光标,但不能输入任何东西?...
jhpotter 嵌入式系统
请问谁有凌阳SPCE061A的最小系统原题图么、、
要用altium designer 能打开的。毕设题目是玩具模型的语音控制系统设计。。。求帮助。...
351876265 单片机
allegro 16.5 求助
使用allegro 16.5画完原理图打包的时候总是不成功,提示器件信号模型有问题,如下图,求怎么解决:...
killingspring PCB设计
2007年E题 开关稳压电源方案、原理图、程序
[i=s] 本帖最后由 paulhyde 于 2014-9-15 03:46 编辑 [/i]2007年E题 开关稳压电源方案、原理图、程序...
laboy 电子竞赛

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 511  911  1214  1309  1396 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved