7105L40CWV31RE,7105L40CWV31RE pdf中文资料,7105L40CWV31RE引脚图,7105L40CWV31RE电路-Datasheet-电子工程世界

7105L40CWV31RE: 产品描述TOGGLE SWITCH,STRAIGHT,SPDT,(ON)-OFF-(ON),PC TAIL TERMINAL,TOGGLE,7; 产品类别机电产品开关; 文件大小1MB，共14页; 制造商C&K Components; 标准

下载文档详细参数全文预览

7105L40CWV31RE概述

TOGGLE SWITCH,STRAIGHT,SPDT,(ON)-OFF-(ON),PC TAIL TERMINAL,TOGGLE,7

参数名称	属性值
是否Rohs认证	符合
Objectid	311969100
Reach Compliance Code	not_compliant
Country Of Origin	Vietnam
ECCN代码	EAR99
YTEOL	9.3
执行器角度	25 deg
执行器颜色	CHROME
执行器完成	BRIGHT CHROME
执行器材料	BRASS
执行器类型	TOGGLE
主体宽度	8.128 mm
主体高度	11.684 mm
主体长度或直径	15.748 mm
套管直径	0.465 inch
喷头长度	0.448 inch
套管类型	1/4-40
中心触点材料	COPPER ALLOY
中心触点镀层	GOLD OVER NICKEL
触点（交流）最大额定R负载	2A@250VAC
最大触点电流（交流）	2 A
最大触点电流（直流）	5 A
触点（直流）最大额定功率R负载	0.4VA@20VDC
触点（直流）最大额定R负载	5A@28VDC
触点功能	(ON)-OFF-(ON)
触点电阻	0.01 mΩ
最大触点电压（交流）	250 V
最大触点电压（直流）	28 V
介质耐电压	1400VAC V
电气寿命	100000 Cycle(s)
末端触点材料	COIN SILVER
末端触点镀层	GOLD OVER NICKEL
外壳材料	STAINLESS STEEL
绝缘电阻	1000000000 Ω
JESD-609代码	e3
制造商序列号	7000
安装特点	THROUGH HOLE-STRAIGHT
最高工作温度	85 °C
最低工作温度	-30 °C
PCB 孔数	7
密封	EPOXY
表面贴装	NO
开关动作	MOMENTARY
开关功能	SPDT
开关类型	TOGGLE SWITCH
端子面层	Matte Tin (Sn) - with Nickel (Ni) barrier
端子长度	0.185 inch
端子材料	COPPER ALLOY
端接类型	SOLDER

迷惑的问题: 没作过嵌入式的,现在要作一个 vs 2005 + wince6.0 列车的上项目,我主要作用户交互界面 ,在平板PC机上运行(触摸屏),这个设备现还没看到没理顺清楚, 我平时用vs C++ 2005.我应怎样搭建平台啊...??目前 wince 6.0 已装上,但vs 2005 新建也没看到啊.vc 工程下有,---smart device -mfc /atl等.也没看到wince 6.0啊望大家...; ssssssss 嵌入式系统

T型电阻网络反相输入比例器举例: 在实际应用电路中，为了提高反相输入比例运算电路的输入电阻，常用图示电路的T型电阻网络代替一个反馈电阻。设，。（1）求（2）若用一个电阻替换图中的T型电阻网络，为了得到同样的电压增益，应选多大的阻值？相关知识：反相输入比例器。解题思路：根据运放输入端“虚短”、“虚断”的结论推导输入电压与输出电压之间的关系式。解题过程：（1）为分析方便，标出各支路的电路参考方向如图所示。因为电路的同相输入端...; 程序天使模拟电子

pci9054调不出来，不知道是不是FPGA时序延迟的问题: 公司挺成熟的一个架构，到我这就出了问题，原先LCLK是外部晶振直接给的，我是进了FPGA然后再通过FPGA给的9054的片子，具体情况是：eeprom到9054到pci一端没问题，板卡ID字读写正常，9054到FPGA一端不通，ADS信号与LW/R信号示波器抓不出来，而且调试过程中正常过两次，程序驱动什么的都没变，我在想是不是这个CLK的问题，导致PCI的CLK与9054的clk同步性不好了...; 流浪的猥琐 FPGA/CPLD

求助各位大仙~~intel8051的一个小程序: 在RAM30H处连续存放20个数据，将其搬到50H处，连续存放并统计数据块中05H的总个数。用汇编怎么做哦~~多谢指教~~...; mingboal 嵌入式系统

我的SensorTag 到手了，多图演示: [align=center][b][size=7]我的SensorTag 到手了，多图演示[/size][/b][/align][b]悲催的是没有支持4.0的手机：（[/b]...; 在路上的旁观者无线连接

FPGA中的冒险现象: 信号在FPGA器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现...; eeleader FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多