电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74ALVCH16373DGG:51

产品描述IC 16bit D transp latch 48tssop
产品类别逻辑    逻辑   
文件大小123KB,共18页
制造商NXP(恩智浦)
官网地址https://www.nxp.com
下载文档 详细参数 选型对比 全文预览

74ALVCH16373DGG:51概述

IC 16bit D transp latch 48tssop

74ALVCH16373DGG:51规格参数

参数名称属性值
Brand NameNXP Semiconduc
零件包装代码TSSOP
包装说明TSSOP,
针数48
制造商包装代码SOT362-1
Reach Compliance Codecompli
其他特性CAN ALSO OPERATES AT 3 TO 3.6 V RANGE
系列ALVC/VCX/A
JESD-30 代码R-PDSO-G48
JESD-609代码e4
长度12.5 mm
逻辑集成电路类型BUS DRIVER
湿度敏感等级1
位数8
功能数量2
端口数量2
端子数量48
最高工作温度85 °C
最低工作温度-40 °C
输出特性3-STATE
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码TSSOP
封装形状RECTANGULAR
封装形式SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度(摄氏度)260
传播延迟(tpd)3.9 ns
认证状态Not Qualified
座面最大高度1.2 mm
最大供电电压 (Vsup)2.7 V
最小供电电压 (Vsup)2.3 V
标称供电电压 (Vsup)2.5 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子面层NICKEL PALLADIUM GOLD
端子形式GULL WING
端子节距0.5 mm
端子位置DUAL
处于峰值回流温度下的最长时间30
宽度6.1 mm
Base Number Matches1

文档预览

下载PDF文档
74ALVCH16373
2.5 V/3.3 V 16-bit D-type transparent latch; 3-state
Rev. 6 — 10 July 2012
Product data sheet
1. General description
The 74ALVCH16373 is 16-bit D-type transparent latch featuring separate D-type inputs for
each latch and 3-state outputs for bus oriented applications.
Incorporates bus hold data inputs which eliminate the need for external pull-up or
pull-down resistors to hold unused inputs.
One latch enable (LE) input and one output enable (OE) are provided per 8-bit section.
The 74ALVCH16373 consists of 2 sections of eight D-type transparent latches with 3-state
true outputs. When LE is HIGH, data at the nDn inputs enter the latches. In this condition
the latches are transparent, therefore a latch output will change each time its
corresponding D-input changes.
When LE is LOW, the latches store the information that was present at the nDn inputs at a
set-up time preceding the LOW-to-HIGH transition of LE. When OE is LOW, the contents
of the eight latches are available at the outputs. When OE is HIGH, the outputs go to the
high-impedance OFF-state. Operation of the OE input does not affect the state of the
latches.
2. Features and benefits
Wide supply voltage range from 1.2 V to 3.6 V
Complies with JEDEC standard JESD8-B
CMOS low power consumption
MULTIBYTE flow-through standard pin-out architecture
Low inductance multiple V
CC
and GND pins for minimum noise and ground bounce
Direct interface with TTL levels
All data inputs have bus hold
Output drive capability 50
transmission lines at 85
C
Current drive
24
mA at V
CC
= 3.0 V

74ALVCH16373DGG:51相似产品对比

74ALVCH16373DGG:51 74ALVCH16373DGG,51 74ALVCH16373DGG-T 935205120512 935205120518
描述 IC 16bit D transp latch 48tssop IC 16bit D transp latch 48tssop IC ALVC/VCX/A SERIES, DUAL 8-BIT DRIVER, TRUE OUTPUT, PDSO48, Bus Driver/Transceiver ALVC/VCX/A SERIES, DUAL 8-BIT DRIVER, TRUE OUTPUT, PDSO48, PLASTIC, TSSOP2-48 ALVC/VCX/A SERIES, DUAL 8-BIT DRIVER, TRUE OUTPUT, PDSO48, PLASTIC, TSSOP2-48
包装说明 TSSOP, TSSOP, TSSOP48,.3,20 TSSOP, TSSOP, TSSOP,
Reach Compliance Code compli unknow unknown unknow unknow
其他特性 CAN ALSO OPERATES AT 3 TO 3.6 V RANGE CAN ALSO OPERATES AT 3 TO 3.6 V RANGE CAN ALSO OPERATES AT 3 TO 3.6 V RANGE CAN ALSO OPERATES AT 3 TO 3.6 V RANGE CAN ALSO OPERATES AT 3 TO 3.6 V RANGE
系列 ALVC/VCX/A ALVC/VCX/A ALVC/VCX/A ALVC/VCX/A ALVC/VCX/A
JESD-30 代码 R-PDSO-G48 R-PDSO-G48 R-PDSO-G48 R-PDSO-G48 R-PDSO-G48
长度 12.5 mm 12.5 mm 12.5 mm 12.5 mm 12.5 mm
逻辑集成电路类型 BUS DRIVER BUS DRIVER BUS DRIVER BUS DRIVER BUS DRIVER
位数 8 8 8 8 8
功能数量 2 2 2 2 2
端口数量 2 2 2 2 2
端子数量 48 48 48 48 48
最高工作温度 85 °C 85 °C 85 °C 85 °C 85 °C
最低工作温度 -40 °C -40 °C -40 °C -40 °C -40 °C
输出特性 3-STATE 3-STATE 3-STATE 3-STATE 3-STATE
输出极性 TRUE TRUE TRUE TRUE TRUE
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 TSSOP TSSOP TSSOP TSSOP TSSOP
封装形状 RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR
封装形式 SMALL OUTLINE, THIN PROFILE, SHRINK PITCH SMALL OUTLINE, THIN PROFILE, SHRINK PITCH SMALL OUTLINE, THIN PROFILE, SHRINK PITCH SMALL OUTLINE, THIN PROFILE, SHRINK PITCH SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
传播延迟(tpd) 3.9 ns 3.9 ns 3.9 ns 3.9 ns 3.9 ns
座面最大高度 1.2 mm 1.2 mm 1.2 mm 1.2 mm 1.2 mm
最大供电电压 (Vsup) 2.7 V 2.7 V 2.7 V 2.7 V 2.7 V
最小供电电压 (Vsup) 2.3 V 2.3 V 2.3 V 2.3 V 2.3 V
标称供电电压 (Vsup) 2.5 V 2.5 V 2.5 V 2.5 V 2.5 V
表面贴装 YES YES YES YES YES
技术 CMOS CMOS CMOS CMOS CMOS
温度等级 INDUSTRIAL INDUSTRIAL INDUSTRIAL INDUSTRIAL INDUSTRIAL
端子形式 GULL WING GULL WING GULL WING GULL WING GULL WING
端子节距 0.5 mm 0.5 mm 0.5 mm 0.5 mm 0.5 mm
端子位置 DUAL DUAL DUAL DUAL DUAL
宽度 6.1 mm 6.1 mm 6.1 mm 6.1 mm 6.1 mm
JESD-609代码 e4 e4 - e4 e4
认证状态 Not Qualified Not Qualified Not Qualified - -
端子面层 NICKEL PALLADIUM GOLD Nickel/Palladium/Gold (Ni/Pd/Au) - NICKEL PALLADIUM GOLD NICKEL PALLADIUM GOLD
厂商名称 - NXP(恩智浦) NXP(恩智浦) NXP(恩智浦) NXP(恩智浦)
wince下访问物理内存
有没有人编过wince下访问物理内存的程序? 或者能不能给个实例程序?? 谢谢...
bfan 嵌入式系统
编译器不报错
我的是IDE是8.83 PICC18编译器是8.43的 WIN7系统 编译不通过不报错为什么呢?如果没有错误一切正常 有解决办法没?多谢...
jaky9831 Microchip MCU
西勒震荡电路输出波形是条直线怎么回事啊
按照书上的电路图用muitisim仿真了西勒震荡电路,但是输出波形是条直线,是怎么回事啊,求大神指点260733 ...
zhuuu 模拟电子
基于PCB的电磁兼容的设计
PCB电磁兼容设计在于减少对外电磁辐射和提高抗电磁干扰的能力,合理的布局和布线是设计的关键所在。本文介绍PCB中常见的电磁干扰及PCB的电磁兼容设计,这些方法与技巧有利于提高高速PCB的EMC特 ......
404846547 模拟电子
IP协议的简单工作原理
IP是一个无连接的协议,主要就是负责在主机间寻址并为数据包设定路由,在交换数据前它并不建立会话。因为它不保证正确传递,另一方面,数据在被收到时,IP不需要收到确认,所以它是不可靠的。有 ......
jianping 无线连接
招WIFI/BT/GPS(任一方向)技术大牛
招聘职位:研发,资深射频工程师(WIFI/BT/GPS中任一方向) 工作地点:深圳/东莞/上海 公司:国内手机头部厂商 学历:大学本科及以上 年龄:不限. 薪资:面谈 招聘关键需求: 1.精通无线 ......
Belive_power 求职招聘

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2417  1381  2925  410  1172  26  43  35  57  38 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved