电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

7789237030

产品描述pac-s300-he20-V5 cbl assy
产品类别连接器    连接器支架   
文件大小55KB,共2页
制造商Weidmuller
官网地址http://www.weidmuller.com/
标准
下载文档 详细参数 全文预览

7789237030概述

pac-s300-he20-V5 cbl assy

7789237030规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证符合
厂商名称Weidmuller
Reach Compliance Codecompli
Factory Lead Time12 weeks 1 day
连接器支架类型CABLE ASSEMBLY

文档预览

下载PDF文档
 
Data sheet...
PAC
PAC-S300-HE20-V5-3M
Weidmüller Interface GmbH & Co. KG
Klingenbergstraße 16
D-32758 Detmold
Germany
Fon: +49 5231 14-0
Fax: +49 5231 14-292083
www.weidmueller.com
 
 
The pre-assembled PAC cable provide the electrical
and logical connection between the PLC and the
PLC interfaces. These cables consist of the following
elements:
• PLC connection from the manufacturer.
• Multi-pole LIYY or LY YCY (shielded) cable with 0.14
mm² or 0.25 mm² cross-section.
• SubD or RSV connectors for the connection to the
interface.
The cables are automatically tested for continuity and
isolation in order to guarantee their special functionality
for which they were developed.
General ordering data
 
Type
Order No.
Version
GTIN (EAN)
Qty.
 
PAC-S300-HE20-V5-3M
7789237030
Pre-assembled cable, PAC, Cable LiYY, 0.25 mm²
8430243965927
1 pc(s).
Creation date August 1, 2013 11:27:55 PM CEST
 
 
Catalogue status 08.07.2013 / We reserve the right to make technical changes.
1
 ARM7与ARM9的区别
ARM微处理器是一种高性能、低功耗的32位微处器,它被广泛应用于嵌入式系统中。ARM9系列处理器是英国ARM公司设计的主流嵌入式处理器,主要包括ARM9TDMI和ARM9E-S等系列。ARM7处理器虽然功能强大 ......
84s DSP 与 ARM 处理器
如何精确控制电机转动位置与消除电机惯性误差
目前做一个电机位置控制时,遇到一个问题: 目的是直流电机转动一圈停止,电机起始位置与停止位置始终在同一位置 电机转动一圈后,编码器输出1000个电平跳变信号,当我读取到1000信号时, ......
pengbiao1210 模拟电子
EEWORLD大学堂----直播回放:模拟世界的最重要构成 - 信号链与电源:USB Type-C? PD 专场
直播回放:模拟世界的最重要构成 - 信号链与电源:USB Type-C? PD 专场:https://training.eeworld.com.cn/course/67746...
hi5 综合技术交流
F28377D例程中这个bufferFULL的问题
例程中这个bufferFULL 是代表缓冲,是什么意思 ,因为定义了数组,意思是当数组采集满的时候bufferFULL就是1吗?? 是这个意思吗? 那如果我定义了3个数组存放三个通道采样的结果值, 是不 ......
datong 微控制器 MCU
我今天才知道现在很火的andriod操作系统用的是Linux2.6的内核
看来研究linux内核结构云云。还是很有必要的。...
范小川 嵌入式系统
请问MAXII支持FIFO核吗
我每次用创建向导自定义的FIFO编译的时候不是提示,不是MAXII系列不支持同步FIFO就是提示该模块需要的逻辑块超过了这个芯片的容量,现在非常迷茫,请高手求教,CPLD刚入门...
kingchiu FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2826  314  2339  2263  2761  24  50  53  52  13 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved