电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

RWR74S2100FMBSL

产品描述RESISTOR, WIRE WOUND, 5 W, 1 %, 20 ppm, 210 ohm, THROUGH HOLE MOUNT, AXIAL LEADED
产品类别无源元件    电阻器   
文件大小181KB,共4页
制造商Vishay(威世)
官网地址http://www.vishay.com
下载文档 详细参数 全文预览

RWR74S2100FMBSL概述

RESISTOR, WIRE WOUND, 5 W, 1 %, 20 ppm, 210 ohm, THROUGH HOLE MOUNT, AXIAL LEADED

RWR74S2100FMBSL规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
Objectid2038320455
包装说明Axial,
Reach Compliance Codecompliant
Country Of OriginMexico, USA
ECCN代码EAR99
YTEOL7.05
构造Tubular
JESD-609代码e0
引线直径1.02 mm
引线长度38.1 mm
安装特点THROUGH HOLE MOUNT
端子数量2
最高工作温度250 °C
最低工作温度-55 °C
封装直径7.92 mm
封装长度22.23 mm
封装形式Axial
包装方法BULK
额定功率耗散 (P)5 W
额定温度25 °C
参考标准MIL-PRF-39007
电阻210 Ω
电阻器类型FIXED RESISTOR
表面贴装NO
技术WIRE WOUND
温度系数20 ppm/°C
端子面层Tin/Lead (Sn/Pb)
端子形状WIRE
容差1%
工作电压32.4037 V
CC3200 Out of Box Application例程的一处错误
第一次看到Out of Box例程里的温度时怀疑是不是温度传感器坏了后来一想可能温度的单位是华氏对于习惯使用摄氏单位国家的人,这个数值真不好理解今天翻代码发现一处错误,原来真是华氏,只不过这个F被sTempLen给耽误了应该是++的地方没有加,造成本来4个字节的数据变成3个所以正常情况下75后边会有一个空格然后是一个大写的F像CC32xx Out of Box Application.pdf里的那...
littleshrimp RF/无线
crc16 源代码分享
// Copyright 2007 Altera Corporation. All rights reserved. // Altera products are protected under numerous U.S. and foreign patents, // maskwork rights, copyrights and other intellectual property laws...
eeleader FPGA/CPLD
【FPGA设计问题】verilog 中敏感列表的三个信号沿
在时钟clk的上升沿而且同时信号A 为高时 发数据,可是信号A是有固定周期的(维持8个时钟的高),可是正巧时钟clk的上升沿的时候,仔细观察波形 发现A其实还没有处于高(略微落后一点时间变成高),即,这8个时钟发8个数据,其中第一个就发不了。所以打算用A 的上升沿放敏感列表中来触发 发送第一个数据,其他7位打算在 A处于高时,一一发送。这样敏感列表中就有复位喜欢RESET\ 时钟clk 、信号A。...
eeleader FPGA/CPLD
新手请教:我的P89V51RD2的Baudrate的计算--哪里有误?
晶振: 32MHz用timer2做Baudrate设置TMOD = 0x21; //用mode3根据公式 Baud rate = fosc / (16 × (65536 − (RCAP2H, RCAP2L)))-----------------------------------------------------------------------------------------...
liluo44 51单片机
用430做过DS18B20的帮忙修改下程序
用430做过DS18B20的帮忙修改下程序以下是主函数 和18B20的主要部分请问还有什么问题?void main(){WDTCTL = WDTPW + WDTHOLD;P1DIR|=BIT2+BIT3+BIT4+BIT5+BIT6;BCSCTL1 = CALBC1_1MHZ;DCOCTL = CALDCO_1MHZ;lcdreset();clear_gcrom();while(1){uint i...
nwx8899 微控制器 MCU
基于FPGA的数据采集器
[i=s] 本帖最后由 paulhyde 于 2014-9-15 04:13 编辑 [/i]基于FPGA的数据采集器摘 要:设计了以FPGA为核心逻辑控制模块的高速数据采集系统。设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程。FPGA模块设计使用Verilog HDL语言,在Quartus Ⅱ4.0 中实现软件设计和完成仿真。本论文给出了一些模块...
napianlvse 电子竞赛

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 6  199  731  1238  1486 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved