MWDM1L-51-2S-4C4-.375P,MWDM1L-51-2S-4C4-.375P pdf中文资料,MWDM1L-51-2S-4C4-.375P引脚图,MWDM1L-51-2S-4C4-.375P电路-Datasheet-电子工程世界

MWDM1L-51-2S-4C4-.375P: 产品描述D Microminiature Connector, 51 Contact(s), Female, Crimp Terminal,; 产品类别连接器连接器; 文件大小274KB，共2页; 制造商Glenair; 官网地址http://www.glenair.com/

下载文档详细参数全文预览

MWDM1L-51-2S-4C4-.375P概述

D Microminiature Connector, 51 Contact(s), Female, Crimp Terminal,

参数名称	属性值
Objectid	1060039713
Reach Compliance Code	not_compliant
Country Of Origin	USA
ECCN代码	EAR99
YTEOL	8.71
其他特性	STANDARD: MIL-DTL-83513
连接器类型	D MICROMINIATURE CONNECTOR
联系完成配合	GOLD OVER NICKEL
联系完成终止	GOLD OVER NICKEL
触点性别	FEMALE
触点模式	STAGGERED
触点样式	RND PIN-SKT
DIN 符合性	NO
空壳	NO
滤波功能	NO
IEC 符合性	NO
绝缘体材料	GLASS FILLED LIQUID CRYSTAL POLYMER
JESD-609代码	e4
MIL 符合性	YES
插接触点节距	0.05 inch
匹配触点行间距	0.043 inch
插接信息	MULTIPLE MATING PARTS AVAILABLE
混合触点	NO
安装选项1	HOLE .096
安装选项2	JACKPOST
安装类型	CABLE
连接器数	ONE
装载的行数	2
选件	GENERAL PURPOSE
额定电流（信号）	3 A
外壳面层	CADMIUM
外壳材料	ALUMINUM ALLOY
外壳尺寸	G
端接类型	CRIMP
触点总数	51
最大线径	24 AWG
最小线径	24 AWG

09电赛我的MSP430收集: [i=s] 本帖最后由 paulhyde 于 2014-9-15 09:18 编辑 [/i]09年电子设计要求性价比，低功耗的430当然为首选，现在上传自己学习的资料啊。...; 1zhuzhongkai 电子竞赛

报名有礼！罗德与施瓦茨线上研讨会：相位噪声和时钟抖动最新测量技术: 相位噪声是表征频率源的关键指标之一，对雷达、蜂窝无线通信和高速有线通信的性能有着重要的影响，尤其是像高灵敏度脉冲雷达，毫米波5G移动通信、最新SerDes和PCIe接口标准。本次研讨会先从相位噪声原理及其在通信系统中的重要性开始，之后讨论不同相噪测量方法的技术特点，最后介绍26.5/50 GHz单表相噪分析仪RS FSWP/FSPN在高性能频综、双端口器件以及高速数字接口上的测量方案和优势。主题：...; eric_wang 测试/测量

激光投影键盘，按键识别？什么原理？: [i=s] 本帖最后由 wangerxian 于 2022-2-14 15:06 编辑 [/i]前段时间看到某位E友收到了咱们论坛寄送的礼物，是一个激光投影键盘，心里是非常羡慕的，哈哈。激光投影键盘早就有了，为什么没普遍起来，主要是因为实用性吧，装X倒是可以拿满分，实用应该接近0分了。这次看到后就非常好奇是怎么实现按键检测的，一开始想不到用什么传感器，不过看了一篇拆解文章之后就懂了，大家可以发挥自...; wangerxian 单片机

看日图科技低功耗测试系统，答题赢取开年好礼！: [size=4][font=微软雅黑][i][size=3]电池供电的无线通信产品，出于节约电量的目的，将各种功能设置为时分模式，仅在必要时打开，其他状态下均自动关闭。这导致产品消耗电流呈现脉冲形式。待机模式电流极低，部分低功耗蓝牙芯片深度休眠时，待机功耗低至1nA。对于测试设备，需要具备足够的采样精度和采样速率才能对产品耗电进行准确的测量，传统的耗电测试遇到的问题：● 系统复杂，使用多台仪表，包...; EEWORLD社区测试/测量

用计数器的输出做分频，怎样最小化时钟扭斜？: 由于系统时钟是50M的，想得到如1K的低速时钟给其它模块，所以写了计数器分频。但综合时总提示：Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew这个问题怎么解...; eeleader FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多