768203334JP,768203334JP pdf中文资料,768203334JP引脚图,768203334JP电路-Datasheet-电子工程世界

768203334JP: 产品描述Array/Network Resistor, Isolated, 3W, 330000ohm, 50V, 5% +/-Tol, 100ppm/Cel, Surface Mount, 2254, CHIP, ROHS COMPLIANT; 产品类别无源元件电阻器; 文件大小90KB，共4页; 制造商CTS; 标准

下载文档详细参数全文预览

768203334JP概述

Array/Network Resistor, Isolated, 3W, 330000ohm, 50V, 5% +/-Tol, 100ppm/Cel, Surface Mount, 2254, CHIP, ROHS COMPLIANT

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
Objectid	1277544800
包装说明	CHIP, ROHS COMPLIANT
Reach Compliance Code	compliant
ECCN代码	EAR99
YTEOL	6.5
构造	Rectangular
元件功耗	0.3 W
第一元件电阻	330000 Ω
制造商序列号	768
安装特点	SURFACE MOUNT
网络类型	ISOLATED
元件数量	1
功能数量	10
端子数量	20
最高工作温度	125 °C
最低工作温度	-55 °C
封装高度	1.6 mm
封装长度	13.7 mm
封装形状	RECTANGULAR PACKAGE
封装形式	SMT
封装宽度	5.59 mm
包装方法	TUBE
额定功率耗散 (P)	3 W
额定温度	25 °C
电阻	330000 Ω
电阻器类型	ARRAY/NETWORK RESISTOR
系列	768
尺寸代码	2254
表面贴装	YES
温度系数	100 ppm/°C
端子面层	TIN SILVER COPPER OVER NICKEL
端子形状	GULL WING
容差	5%
工作电压	50 V

CC2xxx的输出/输入阻抗值具体是多少？: 对于单端输出/输入，我们可以视为 50 Ohm。对于双端差分端口，如 CC253x 和 CC254x, 差分阻抗为非标准值。TI推荐复制参考设计而不是告知具体阻抗值有以下考虑。首先，CC253x, CC254x 等差分端口芯片的射频输出/输入阻抗不是标准的 50 Ohm 或 100 Ohm。其次，告知差分阻抗是多少没有可操作性。因为芯片设计时的仿真参数跟实际有差距，参考设计就是TI工程师在仿真参数...; Jacktang 无线连接

纳秒脉冲源50欧姆负载上输出电压波形后沿下降问题: 电路原理图如下，其中U8和U11为MOSFET，成推挽结构，50欧姆负载上波形如下，求解负载上电压波形下降沿波动问题的原因及解决方法，谢啦！...; XT江南小草电源技术

【藏书阁】图解控制用微机入门: [b]目录：[/b]1 微机——一种全新的工具1.1 微机的用途1.2 控制用微机的作用1.3 通过流程图了解微机控制的工作内容本章要点练习题2 微机的组成结构2.1 微机的分类2.2 CPU2.3 存储器2.4 I/O口本章要点练习题3 微机数学ABC3.1 二进制数3.1.1 二进制数的加法3.1.2 补码3.1.3 二进制数的减法3.1.4 二进制数的倍数运算3.2 十六进制数3.3 BCD...; wzt 模拟电子

如何延长基于微控制器设计的电池寿命？: 电池供电设备，不管是电动牙刷、剃须刀、手机、个人数字助理(PDA)、MP3播放器，还是手无法够到的遥控设备，都成为人们日常生活的一部分。因此，电源管理对当今的嵌入式设计工程师来说是一件相当重要的的事。普遍存在的微控制器在许多设备的应用中为设计工程师提供了大量管理电源要求的方法。不同种类的MCU自身就拥有一系列节省电流消耗及许多节能特性。但是，在基于微控制器的设计中，对电源的管理不仅仅是选择一个正确...; zhengkeng1 电源技术

在wm6下链接strmbasd.lib提示无法解析的符号: 1>MultiSourceFilter.obj : error LNK2019: 无法解析的外部符号 "public: __cdecl CSource::CSource(unsigned short *,struct IUnknown *,struct _GUID)" (??0CSource@@QAA@PAGPAUIUnknown@@U_GUID@@@Z)，该符号在函数 "public: __cd...; xiaoxiangjin 嵌入式系统

Formality形式验证问题: 在综合的时候把模拟模块当成黑盒子处理，模拟管脚PAD综合时有warning提示no match pad founa forXX_port......no pad will inserted....，用formality做RTL 和netlist的形式验证时，verify后在模拟管脚（即黑盒子输入）有failing。。。。请问各位，模拟pad（包括电源及其他IO）在DC综合以及formality时应...; eeleader FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多