电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

VJ1210A282KNBAB2L

产品描述Ceramic Capacitor, Multilayer, Ceramic, 100V, 10% +Tol, 10% -Tol, C0G, -/+30ppm/Cel TC, 0.0028uF, 1210,
产品类别无源元件    电容器   
文件大小79KB,共6页
制造商Vishay(威世)
官网地址http://www.vishay.com
下载文档 详细参数 全文预览

VJ1210A282KNBAB2L概述

Ceramic Capacitor, Multilayer, Ceramic, 100V, 10% +Tol, 10% -Tol, C0G, -/+30ppm/Cel TC, 0.0028uF, 1210,

VJ1210A282KNBAB2L规格参数

参数名称属性值
是否Rohs认证不符合
Objectid953474784
包装说明, 1210
Reach Compliance Codecompliant
ECCN代码EAR99
电容0.0028 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
高度1.7 mm
长度3.2 mm
多层Yes
负容差10%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形式SMT
包装方法Bulk
正容差10%
额定(直流)电压(URdc)100 V
系列VJ HIGH REL C0G
尺寸代码1210
温度特性代码C0G
温度系数30ppm/Cel ppm/°C
宽度2.5 mm

文档预览

下载PDF文档
VJ High Rel C0G (NP0)
Vishay Vitramon
Surface Mount Multilayer Ceramic Chip Capacitors
for High Reliability Applications
FEATURES
Made with a combination of design, materials
and tight process control to achieve very high
field reliability
Surface mount, wet build process
Reliable Noble Metal Electrode (NME) System
MIL-PRF-55681 qualified product line. Reliability
maintenance testing to verify consistent quality
Available with group A and C screening
Available with group A screening only
Available with voltage conditioning only
Customized certification available on request to meet your
quality requirements
Available with tin-lead barrier terminations order code “L”
Compliant to RoHS directive 2002/95/EC
Halogen-free according to IEC 61249-2-21 definition
APPLICATIONS
System critical medical applications
Mission critical military and aerospace applications
ELECTRICAL SPECIFICATIONS
Note
Electrical characteristics at + 25 °C unless otherwise specified.
Operating Temperature:
- 55 °C to + 125 °C
Capacitance Range:
0.5 pF to 0.056 µF
Voltage Range:
10 Vdc to 600 Vdc
Temperature Coefficient of Capacitance (TCC):
0 ppm/°C ± 30 ppm/°C from - 55 °C to + 125 °C
Dissipation Factor:
0.1 % max. at 1.0 V
rms
and 1 MHz for values
1000 pF
0.1 % max. at 1.0 V
rms
and 1 kHz for values > 1000 pF
Aging Rate:
0 % maximum per decade
Insulation Resistance (IR):
At + 25 °C and rated voltage 100 000 MΩ minimum or
1000
ΩF,
whichever is less
At + 125 °C and rated voltage 10 000 MΩ minimum or
100
ΩF,
whichever is less
Dielectric Strength Test:
Performed per Method 103 of EIA-198-2-E
Applied test voltages:
600 Vdc - rated: 200 % of rated voltage
* Pb containing terminations are not RoHS compliant, exemptions may apply
Document Number: 45045
Revision: 20-Nov-09
For technical questions, contact:
mlcc@vishay.com
www.vishay.com
1
自举方式驱动全桥电路的问题(光耦驱动四路MOSFET)
211630 原理图如上图,画的有点小有点难看,请多多包涵 采用了自举驱动方式,用四个HCPL-3120光耦驱动四路MOSFET(IRFP460)形成的全桥电路,负载暂且用300Ω电阻进行测试 两组电源分别接到 ......
Lsonhealth 电源技术
FPGA如何实现Hilbert变换?
我AD了LFMCW雷达的差拍回波信号,想把信号转成相位相差90°的IQ两路信号,因为差拍信号包含的频率不是单一的,所以不知道该怎样用FPGA去实现,我自己写了一个程序,但是仿真出来幅度差异很大。 ......
小二红 FPGA/CPLD
女人十招修成“男人疼”
女人十招修成“男人疼” 女人不一定要漂亮,但是一定要活的漂亮;女人不一定要先天聪明,但是一定要后天养成聪明;女人不一定非要自己疼才是疼,有男人疼才是最好的疼,看看怎么样才能修成最好 ......
花的世界 聊聊、笑笑、闹闹
C语言中的static 详细分析
google了近三页的关于C语言中static的内容,发现可用的信息很少,要么长篇大论不知所云要么在关键之处几个字略过,对于想挖掘底层原理的初学者来说参考性不是很大。所以,我这篇博文博采众家之 ......
Aguilera DSP 与 ARM 处理器
【设计工具】Virtex-5 PCIE对DVI的参考例程
DEMO是基于Virtex-5 LX110T来实现的PCIE到DVI的转换.对输入图像进行了处理后,再输出. 80975 80976 80977...
GONGHCU FPGA/CPLD
寿命
如果按一天8小时正常工作算的话,现在一般通用的IC芯片(如74LS系列)的寿命大概是多少呢?...
wy3168 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2342  2745  2201  2294  1393  48  56  45  47  29 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved