电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

1812N511F102PW

产品描述Ceramic Capacitor, Multilayer, Ceramic, 1000V, 1% +Tol, 1% -Tol, C0G, -/+30ppm/Cel TC, 0.00051uF, 1812,
产品类别无源元件    电容器   
文件大小56KB,共4页
制造商Knowles
官网地址http://www.knowles.com
标准
下载文档 详细参数 全文预览

1812N511F102PW概述

Ceramic Capacitor, Multilayer, Ceramic, 1000V, 1% +Tol, 1% -Tol, C0G, -/+30ppm/Cel TC, 0.00051uF, 1812,

1812N511F102PW规格参数

参数名称属性值
是否Rohs认证符合
Objectid876691090
包装说明, 1812
Reach Compliance Codecompliant
Country Of OriginMainland China, USA
ECCN代码EAR99
YTEOL7.5
电容0.00051 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
高度1.65 mm
JESD-609代码e4
长度4.57 mm
多层Yes
负容差1%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形式SMT
包装方法Waffle Pack
正容差1%
额定(直流)电压(URdc)1000 V
系列1812N(65,1KV)
尺寸代码1812
温度特性代码C0G
温度系数30ppm/Cel ppm/°C
端子面层Palladium/Silver (Pd/Ag)
宽度3.18 mm

文档预览

下载PDF文档
COG - COMMERCIAL - 16Vdc to 10KVdc
Ultra stable Class I dielectric (EIA COG) or NPO:
linear temperature coefficient, low loss,
stable electrical properties with time, voltage and frequency. Designed for surface mount
application with nickel barrier termination suitable for solder wave, vapor phase or reflow
solder board attachment. Also available with silver-palladium terminations for hybrid use
with conductive epoxy. COG chips are used in precision circuitry requiring Class I stability.
CAPACITANCE & VOLTAGE SELECTION FOR POPULAR CHIP SIZES
3 digit code: two significant digits, followed by number of zeros eg: 183 = 18,000 pF. R denotes decimal, eg. 2R7 = 2.7 pF
SIZE
Min Cap
0402 0504 0603 0805 1005 1206 1210 1515
0R3
.
024
1808
5R0
.065
393
333
223
153
103
682
472
472
472
392
392
222
122
821
391
221
5R0
.080
393
333
273
223
153
103
562
472
472
472
472
332
182
122
471
271
x
1812
100
.065
563
563
393
273
183
153
103
103
103
822
822
472
272
182
821
471
100
.100
563
563
393
393
273
223
153
123
123
103
103
822
472
272
122
821
x
1825
150
.080
104
104
104
683
473
393
223
223
223
183
183
103
562
272
122
681
391
150
.140
104
104
104
823
683
563
473
333
273
183
183
153
103
562
222
122
821
x
0R5
.044
222
182
152
152
821
561
0R3
.035
152
122
102
102
561
331
0R5
.054
562
472
392
392
182
152
821
821
821
681
681
471
0R5
.054
822
682
562
562
272
222
122
122
122
102
102
391
3R0
.064
153
123
123
103
562
392
272
182
182
152
152
102
561
391
5R0
.065
273
273
223
183
103
822
472
472
472
392
392
222
122
821
3R0
.130
473
393
333
333
223
223
153
103
822
682
682
562
392
272
122
681
Tmax
16V
25V
V O LTA G E
271
221
181
181
101
560
50V
100V
200V
250V
300V
400V
500V
CAP
MAX
&
600V
800V*
1000V*
1500V*
2000V*
3000V*
4000V*
5000V*
6000V*
7000V*
8000V*
9000V*
10000V*
Note:
“ x ”
denotes a special
thickness
(see Tmax
row above).
An
X is required in the part number. Please
refer to page 10 for
how to order.
* Units rated above 800V may require conformal coating in use to preclude arcing over the chip surface
NOTE: REFER TO PAGES 10 & 11 FOR ORDERING INFORMATION
12
.
www.
N O V A C A P
.
com
12

推荐资源

哪位大哥懂OSP可以指点一二么?
如题,困惑中 电镀(Gold Fash)和化学镀(ENIG)的区别,还有一种药水镀(PREFLUX)的,还有沉锡沉银,还有其他工艺俺就一点都不知道了,请教懂得师傅指点迷津好么。 1,各种工艺的特点,好 ......
lopopo 聊聊、笑笑、闹闹
【平头哥RVB2601创意应用开发】五。使用NTP授时RTC时钟
本帖最后由 anni_zzg 于 2022-5-25 11:42 编辑 搞定RTC时钟后,开始想通过串口设计时间,后来知道可以使用NTP授时,心中一亮,那就开干吧。 一。 先下载安装NTP组件。 前面的测试都 ......
anni_zzg 玄铁RISC-V活动专区
《FPGA开发实战手册》
本帖最后由 daxigua 于 2015-10-26 16:50 编辑 大西瓜《FPGA开发实战手册》 大西瓜FPGA开发团队,自创8万多字图文教程,基于FPGA的基础+进阶+综合实验,助你一板一教程就将FPGA搞定! ......
daxigua FPGA/CPLD
封贴
封贴了,不传了。 本帖最后由 南盗 于 2013-12-15 14:33 编辑 ]...
南盗 FPGA/CPLD
电容放电会寻找最短的回路?
电容放电会寻找最短的回路吗?如果专门安排一个泄放电阻,给它泄放电荷,那我想问,为什么该电荷非要走泄放电阻回路呢?为什么不会向后端的负载泄放? ...
小太阳yy 模拟电子
有没有专门讲BSP的书?
急,谢谢。...
babyspider 嵌入式系统

热门文章更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1499  963  1291  677  2726  31  20  26  14  55 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved