Datasheet> 器件分类 > 存储> 存储> MT42L192M32D1KU-25IT:A

文档预览

MT42L192M32D1KU-25IT:A: 产品描述DDR DRAM, 192MX32, CMOS, PBGA216, 12 X 12 MM, GREEN, FBGA-216; 产品类别存储存储; 文件大小2MB，共164页; 制造商Micron Technology; 官网地址http://www.mdtic.com.tw/

下载文档详细参数全文预览

MT42L192M32D1KU-25IT:A概述

DDR DRAM, 192MX32, CMOS, PBGA216, 12 X 12 MM, GREEN, FBGA-216

MT42L192M32D1KU-25IT:A规格参数

参数名称	属性值
厂商名称	Micron Technology
包装说明	VFBGA,
Reach Compliance Code	compliant
访问模式	MULTI BANK PAGE BURST
其他特性	SELF REFRESH; IT ALSO REQUIRES 1.2V NOM
JESD-30 代码	S-PBGA-B216
长度	12 mm
内存密度	6442450944 bit
内存集成电路类型	DDR DRAM
内存宽度	32
功能数量	1
端口数量	1
端子数量	216
字数	201326592 words
字数代码	192000000
工作模式	SYNCHRONOUS
组织	192MX32
封装主体材料	PLASTIC/EPOXY
封装代码	VFBGA
封装形状	SQUARE
封装形式	GRID ARRAY, VERY THIN PROFILE, FINE PITCH
座面最大高度	0.9 mm
自我刷新	YES
最大供电电压 (Vsup)	1.95 V
最小供电电压 (Vsup)	1.7 V
标称供电电压 (Vsup)	1.8 V
表面贴装	YES
技术	CMOS
端子形式	BALL
端子节距	0.4 mm
端子位置	BOTTOM
宽度	12 mm
Base Number Matches	1

文档预览

下载PDF文档

全文
预览

2Gb: x16, x32 Mobile LPDDR2 SDRAM S4

Features

Mobile LPDDR2 SDRAM

MT42L128M16D1, MT42L64M32D1, MT42L64M64D2,

MT42L128M32D2, MT42L256M32D4, MT42L128M64D4

MT42L96M64D3, MT42L192M32D3

Features

• Ultra low-voltage core and I/O power supplies

– V

DD2

= 1.14–1.30V

– V

DDCA

DDQ

= 1.14–1.30V

– V

DD1

= 1.70–1.95V

• Clock frequency range

– 533–10 MHz (data rate range: 1066–20 Mb/s/pin)

• Four-bit prefetch DDR architecture

• Eight internal banks for concurrent operation

• Multiplexed, double data rate, command/address

inputs; commands entered on every CK edge

• Bidirectional/differential data strobe per byte of

data (DQS/DQS#)

• Programmable READ and WRITE latencies (RL/WL)

• Programmable burst lengths: 4, 8, or 16

• Per-bank refresh for concurrent operation

• On-chip temperature sensor to control self refresh

rate

• Partial-array self refresh (PASR)

• Deep power-down mode (DPD)

• Selectable output drive strength (DS)

• Clock stop capability

• RoHS-compliant, “green” packaging

Table 1: Key Timing Parameters

Speed

Grade

-18

-25

-3

Clock

Rate

(MHz)

533

400

333

Data Rate

(Mb/s/pin) RL WL

1066

800

667

Options

• V

DD2

: 1.2V

• Configuration

– 16 Meg x 16 x 8 banks x 1 die

– 8 Meg x 32 x 8 banks x 1 die

– 8 Meg x 32 x 8 banks x 2 die

– 16 Meg x 16 x 8 banks x 4 die

– 8 Meg x 32 x 8 banks x 2 die

– 8 Meg x 32 x 8 banks x 3 die

– 8 Meg x 32 x 8 banks x 4 die

– 16 Meg x 16 x 8 banks x 2 die +

8 Meg x 32 x 8 banks x 1 die

• Device type

– LPDDR2-S4, 1 die in package

– LPDDR2-S4, 2 die in package

– LPDDR2-S4, 3 die in package

– LPDDR2-S4, 4 die in package

• FBGA“green” package

– 134-ball FBGA (11mm x 11.5mm)

– 134-ball FBGA (11.5mm x 11.5mm)

– 168-ball FBGA (12mm x 12mm)

– 216-ball FBGA (12mm x 12mm)

– 220-ball FBGA (14mm x 14mm)

• Timing – cycle time

– 1.875ns @ RL = 8

– 2.5ns @ RL = 6

– 3.0ns @ RL = 5

• Operating temperature range

– From –25°C to +85°C

– From –40°C to +105°C

• Revision

Notes:

Marking

128M16

64M32

128M32

256M32

64M64

96M64

128M64

192M32

-18

-25

-3

RCD/

Typical

1. For fast

RCD/

RP, contact factory.

2. For -18 speed grade, contact factory.

PDF: 09005aef83f3f2eb

2gb_mobile_lpddr2_s4_g69a.pdf – Rev. N 3/12 EN

Micron Technology, Inc. reserves the right to change products or specifications without notice.

Products and specifications discussed herein are subject to change by Micron without notice.

2Gb: x16, x32 Mobile LPDDR2 SDRAM S4

Features

Contents

General Description ....................................................................................................................................... 11

General Notes ............................................................................................................................................ 11

Specifications ........................................................................................................................................... 12

Package Block Diagrams ................................................................................................................................. 16

Package Dimensions ....................................................................................................................................... 23

Ball Assignments and Descriptions ................................................................................................................. 33

Functional Description ................................................................................................................................... 39

Power-Up ....................................................................................................................................................... 40

Initialization After RESET (Without Voltage Ramp) ...................................................................................... 42

Power-Off ....................................................................................................................................................... 42

Uncontrolled Power-Off .............................................................................................................................. 43

Mode Register Definition ................................................................................................................................ 43

Mode Register Assignments and Definitions ................................................................................................ 43

ACTIVATE Command ..................................................................................................................................... 54

8-Bank Device Operation ............................................................................................................................ 54

Read and Write Access Modes ......................................................................................................................... 55

Burst READ Command ................................................................................................................................... 55

READs Interrupted by a READ ..................................................................................................................... 62

Burst WRITE Command .................................................................................................................................. 62

WRITEs Interrupted by a WRITE ................................................................................................................. 65

BURST TERMINATE Command ...................................................................................................................... 65

Write Data Mask ............................................................................................................................................. 67

PRECHARGE Command ................................................................................................................................. 68

READ Burst Followed by PRECHARGE ......................................................................................................... 69

WRITE Burst Followed by PRECHARGE ....................................................................................................... 70

Auto Precharge ........................................................................................................................................... 71

READ Burst with Auto Precharge ................................................................................................................. 71

WRITE Burst with Auto Precharge ............................................................................................................... 72

REFRESH Command ...................................................................................................................................... 74

REFRESH Requirements ............................................................................................................................. 80

SELF REFRESH Operation ............................................................................................................................... 82

Partial-Array Self Refresh – Bank Masking .................................................................................................... 83

Partial-Array Self Refresh – Segment Masking .............................................................................................. 84

MODE REGISTER READ ................................................................................................................................. 85

Temperature Sensor ................................................................................................................................... 87

DQ Calibration ........................................................................................................................................... 89

MODE REGISTER WRITE Command ............................................................................................................... 91

MRW RESET Command .............................................................................................................................. 91

MRW ZQ Calibration Commands ................................................................................................................ 92

ZQ External Resistor Value, Tolerance, and Capacitive Loading ..................................................................... 94

Power-Down .................................................................................................................................................. 94

Deep Power-Down ........................................................................................................................................ 101

Input Clock Frequency Changes and Stop Events ............................................................................................ 102

Input Clock Frequency Changes and Clock Stop with CKE LOW .................................................................. 102

Input Clock Frequency Changes and Clock Stop with CKE HIGH ................................................................. 103

NO OPERATION Command ........................................................................................................................... 103

Simplified Bus Interface State Diagram ....................................................................................................... 103

Truth Tables .................................................................................................................................................. 105

Electrical Specifications ................................................................................................................................. 113

Absolute Maximum Ratings ....................................................................................................................... 113

PDF: 09005aef83f3f2eb

2gb_mobile_lpddr2_s4_g69a.pdf – Rev. N 3/12 EN

Micron Technology, Inc. reserves the right to change products or specifications without notice.

2Gb: x16, x32 Mobile LPDDR2 SDRAM S4

Features

Input/Output Capacitance ......................................................................................................................... 113

Electrical Specifications – I

Specifications and Conditions ........................................................................... 114

AC and DC Operating Conditions ................................................................................................................... 117

AC and DC Logic Input Measurement Levels for Single-Ended Signals ............................................................. 119

REF

Tolerances ......................................................................................................................................... 120

Input Signal .............................................................................................................................................. 121

AC and DC Logic Input Measurement Levels for Differential Signals ................................................................ 123

Single-Ended Requirements for Differential Signals .................................................................................... 124

Differential Input Crosspoint Voltage ......................................................................................................... 126

Input Slew Rate ......................................................................................................................................... 127

Output Characteristics and Operating Conditions ........................................................................................... 127

Single-Ended Output Slew Rate .................................................................................................................. 128

Differential Output Slew Rate ..................................................................................................................... 129

HSUL_12 Driver Output Timing Reference Load ......................................................................................... 131

Output Driver Impedance .............................................................................................................................. 131

Output Driver Impedance Characteristics with ZQ Calibration .................................................................... 132

Output Driver Temperature and Voltage Sensitivity ..................................................................................... 133

Output Impedance Characteristics Without ZQ Calibration ......................................................................... 133

Clock Specification ........................................................................................................................................ 137

CK(abs),

CH(abs), and

CL(abs) ................................................................................................................ 138

Clock Period Jitter .......................................................................................................................................... 138

Clock Period Jitter Effects on Core Timing Parameters ................................................................................. 138

Cycle Time Derating for Core Timing Parameters ........................................................................................ 139

Clock Cycle Derating for Core Timing Parameters ....................................................................................... 139

Clock Jitter Effects on Command/Address Timing Parameters ..................................................................... 139

Clock Jitter Effects on READ Timing Parameters .......................................................................................... 139

Clock Jitter Effects on WRITE Timing Parameters ........................................................................................ 140

Refresh Requirements .................................................................................................................................... 141

AC Timing ..................................................................................................................................................... 142

CA and CS# Setup, Hold, and Derating ........................................................................................................... 149

Data Setup, Hold, and Slew Rate Derating ....................................................................................................... 156

Revision History ............................................................................................................................................ 163

Rev. N, Production – 3/12 ........................................................................................................................... 163

Rev. M, Production – 10/11 ........................................................................................................................ 163

Rev. L, Production – 09/11 .......................................................................................................................... 163

Rev. K, Production – 08/11 ......................................................................................................................... 163

Rev. J, Production – 05/11 .......................................................................................................................... 163

Rev. H, Production – 3/11 ........................................................................................................................... 163

Rev. G, Production – 1/11 ........................................................................................................................... 163

Rev. F, Advance – 11/10 .............................................................................................................................. 163

Rev. E, Advance – 09/10 .............................................................................................................................. 163

Rev. D, Advance – 07/10 ............................................................................................................................. 163

Rev. C, Advance – 07/10 ............................................................................................................................. 164

Rev. B, Advance – 03/10 .............................................................................................................................. 164

Rev. A, Advance – 03/10 .............................................................................................................................. 164

PDF: 09005aef83f3f2eb

2gb_mobile_lpddr2_s4_g69a.pdf – Rev. N 3/12 EN

Micron Technology, Inc. reserves the right to change products or specifications without notice.

推荐资源

如何判断TL494组件的故障: 硬件电路的调试过程比设计设计要复杂很多，对于新手要多积累故障的判断经验。本帖最后由 wxf1357 于 2011-7-8 10:08 编辑 ]...; wxf1357 模拟与混合信号

arm里面调用库函数的问题: 我做的是ARM7的程序，只要在程序里调用stdio.h里面的函数，比如说，fopen函数，编译可以通过，但是把程序烧到片子里，程序就是不运行！请高手帮忙指点，谢谢了！...; lc258 ARM技术

怎么在LM3S上从一个程序跳转到另一个程序: 在做LM3S CPU的IAP功能时遇到了程序跳转的问题。目前可以正常擦写flash，也能正确做到中断向量表的重映射，但是在最后，从启动程序跳转到用户程序时就出现问题了，跟踪调试时发现，PC的指向确实 ......; lr2131 微控制器 MCU

用什么方法能够让板子自动从SCI启动模式换成flash 模式而无需手动操作开关: 用什么方法能够让板子自动从SCI启动模式换成flash 模式而无需手动操作开关...; 安_然微控制器 MCU

分支预测（bi-mode yags预测原理）: 小弟最近研究分支预测方面的东西，看了几篇国外的论文对一些东西还是不理解，网上也很难找到其他的资料。目前对bi-mode和yags这两个分支预测器有几个疑问，还望知道的大侠指点一二。 1.BI-MODE ......; zhtwn 嵌入式系统

一种锁定相位编程可调全数字锁相环设计: 一种锁定相位编程可调全数字锁相环设计 1 引言锁相技术在信号处理、调制解调、时钟同步、倍频、频率综合等领域都得到了广泛的应用。目前锁相技术的实现主要有模拟锁相环(APLL)、全数字锁相 ......; maker 嵌入式系统

开启模拟第二春 960H监控产品技术分析

　　在2010年刚推出的时候，960H视频监控技术发展前期是不被看好的，甚至由于DSP、DVR、Decoder的问题而被批前景堪忧，但通过两年的努力，在Sony以及大陆、台、韩三地厂商的用心研发下，960H视频监控技术有了极大提高。笔者通过在Secutech台北展测试的机会，总结出960H的技术发展与各位读者分享。信号噪声高讯杂比(Signal Noise Ratio)的噪声控制...[详细]
用MC68HC05JB4开发USB外设

当今的计算机外部设备，都在追求高速度和高通用性。为了满足用户的需求，以Intel为首的七家公司于1994年推出了USB（Universal Serial Bus，通用串行总线）总线协议，专用于低、中速的计算机外设。目前，USB端口已成为微机主板的标准端口；而在不久的将来，所有的微机外设，包括键盘、鼠标、显示器、打印机、数字相机、扫描仪和游戏柄等等，都将通过USB与主机相连。 ...[详细]
模拟串口的C语言代码

本程序是模拟串口硬件机制写的，使用时可设一定时中断，时间间隔为1/4波特率，每中断一次调用一次接收函数，每中断4次调用一次发送函数,不过.对单片机来说时钟并须要快.要知道9600的波特率的每个BIT的时间间隔是104us.而单片机中断一次压栈出栈一次的时间是20us左右(标准的51核12M晶体)这样处理时间就要考虑清楚了.呵呵.以下程序是放在定时器中断程序函数内的 //接收部分 sbit ...[详细]
一种基于FM20L08的温度测试仪

　　1 引言　　高温测试仪主要用于加热过程中的温度跟踪测量和数据采集,通过对测试数据进行系统分析,研究炉内的温度分布和温差变化规律,分析影响加热质量的主要因素,对加热炉加热过程和加热制度进行优化,提高加热质量,降低燃料消耗。　　而在一些收集存储数据的系统，系统的电压可能变化不定或者突然断电，FM20L08就是针对这些系统可以用来直接替换异步静态存储器（SRAM）而设计的存储器，也是R...[详细]
基于射频识别技术的车辆路口通行系统设计

0. 引言日常生活中经常可以看见某些特殊用途的车辆，这些车辆通过交叉路口时，往往是通过交警临时操作交通信号控制机改变信号灯的颜色或是通过相关人员直接上路指挥等方式以获得在交叉路口的优先通行权。这样的做法实时性和安全性都不是很好。射频识别是一种非接触式的自动识别技术，它通过射频信号自动识别目标对象并获取相关数据，在无须人工干预的前提下工作，并可识别高速运动物体且操作快捷方便，同时可工作于各种...[详细]
音频系统芯片选择多项性能参数详解

系统设计是一个复杂的过程，不仅仅是有IC拿来用就可以了，还有很多细节需要考虑。本文以高保真音乐重放系统为例介绍如何进行芯片选型，以构建符合市场需求的系统。　　现代集成电路产业一直严格遵循着“摩尔定律”高速发展，芯片发展得越快、速度越高，对软件系统的要求就越低。现在速度就是一切，无论是芯片运行速度、软件开发速度，还是产品上市速度。但是有了芯片是否就足够了呢？下面我们试着从一个相对比较简单的...[详细]
智能机出货价跌破300元:不支持3G和视频通话

　没有最低，只有更低，这难道是手机江湖的不二法则吗？而现在，连智能手机也羞羞答答报出了“白菜价”。　　在车公庙和部分3C电商网站，南都记者看到一款名为小蜜蜂的手机，出货定价299元，刷新了目前智能机市场的新低。记者在配置表上看到，这款型号为IOCO i9900的3.2英寸电容触屏机主频为1G，MTK 6515智能平台赫然在列，android2.3操作系统也是如假包换，WIFI、双卡双待也...[详细]
基于PWM的路灯节能装置的设计

　　1 引言　　随着城市现代化建设步伐的加快，社会对城市道路照明及城市亮化工程的要求也更高，国家明确要求要把节约资源作为国家的基本的国策，节能已成为社会发展的主流。　　本文设计了基于ATmega128处理器为核心搭建硬件平台，设计了PWM斩波调压电路，实现了对路灯电压的合理调节。电压自动调节电路主要以PWM斩波技术为核心，设计实际电路，调试获得成功，达到了降压的目的。针对在该种降压电路中...[详细]
电源系统通信支持数字电源发展

简介电源子系统目前正在越来越多地集成到整个系统中。电源系统已经从单独的"必不可少的危险装置"转变成可监控的子系统。当今的系统已经开始将电源子系统视为可控制的外设来对待。这些系统可控制的电源子系统可以实现诸多优势，如节电、排序及裕度调整等。然而，系统设计人员与电源设计人员必须创建他们自己的用户方案，因为尚无任何行业标准作为指导。随着最近对数控电源解决方案的重视，拥有面向电源子系统的标准化系统...[详细]
简化隔离式开关电源同步整流器设计的一种智能型驱动器

　一、引言　　在电源转换领域，输出直流电压不高的隔离式转换器（正激式、回扫式、双端式）都使用 MOSFET作为整流器件。由於这些器件上的导通损耗较小，能够提高效率，因而应用越来越广泛。　　为了这种电路能够正常运作，必须对同步整流器（SR）加以控制，这是基本的要求。同步整流器是用来取代二极管的，所以必须选择适当的方法，按照二极管的工作规律来驱动同步整流器。驱动信号必须用PWM控制信号来形成...[详细]
DSP／BIOS在电能质量监测终端中的应用

　　DSP(数字信号处理器)在现今的工程应用中使用越来越频繁。其原因主要有三点：第一，它具有强大的运算能力，能够胜任FFT、数字滤波等各种数字信号处理算法；第二，各大DSP厂商都为自己的产品设计了相关的IDE(集成开发环境)，使得DSP应用程序的开发如虎添翼；第三，具有高性价比，相对于它强大的性能，不高的价格有着绝对的竞争力。　　TI为本公司的DSP设计了集成可视化开发环境CCS(Code...[详细]
智能化升级捷径视频分析模块特征与应用

　　智能视频分析算法固态化和模块化是当前智能视频分析技术应用的趋势，其是将智能视频分析技术与高效的数字信号处理器(DSP)完美结合，能够将智能视频技术嵌入到摄像机、DVR以及任何网络视频监控产品内，使其立即晋级为智能化的视频监控解决方案，大幅增加了产品的附加价值和经济效益。其具有的高性能处理器和嵌入式平台及强大的智能视频分析算法，是DVR/DVS/IPCAM产品智能化升级的捷径。下面就功...[详细]
NI发布全新Single-Board RIO嵌入式设备

配备多功能的I / O，可实现自定制应用程序开发新闻要点 • 板级可重配置I / O（RIO）产品新增多功能I / O ,并包含内置模拟I / O • 通过两种模型上的子卡进行自定制 • 更多的内置外设，包括两个RS232串行端口、一个RS485端口、CAN端口以太网和选项、USB端口和SDHC卡插槽 • 减轻了设计人员的负担，使他们专注于各自应用的自定制部分，而不是从零开始设计一个完整的...[详细]
微软欲推出基于Windows的云系统

本周，微软在加拿大多伦多开展了其2012年微软全球合作伙伴大会（WPC，在大会上，微软向全球的合作伙伴展示了其新的产品以及服务。其中，微软宣布将推出新的基于Windows的云系统。新的服务可以让用户能够建立自己的网站和网络应用程序；也将能够建立自己基于Windows或基于Linux的虚拟机；最后，还能够建立自己的自助服务门户。微软Windows云服务将提供Windows Server 20...[详细]
联发科受益低端智能机销售成倍增长

北京时间7月10日下午消息，台湾第一大芯片设计厂商联发科预计，今年第三季度其智能手机芯片出货量将出现两位数增长，同时该公司还有望从低端智能手机的需求增长中进一步获益。　　市场主导力量　　联发科设计的芯片控制着智能手机和其他电子设备的功能，是低端智能手机市场的主导力量。售价60美元至700美元的智能手机产品许多都采用联发科的芯片。　　联发科当前市值约为105亿美元左右，上个月收购了竞争对手...[详细]

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多