1812N122P201YX100HWM,1812N122P201YX100HWM pdf中文资料,1812N122P201YX100HWM引脚图,1812N122P201YX100HWM电路-Datasheet-电子工程世界

1812N122P201YX100HWM: 产品描述Ceramic Capacitor, Multilayer, Ceramic, 200V, 100% +Tol, 0% -Tol, C0G, -/+30ppm/Cel TC, 0.0012uF, 1812,; 产品类别无源元件电容器; 文件大小51KB，共4页; 制造商Knowles; 官网地址http://www.knowles.com

下载文档详细参数全文预览

1812N122P201YX100HWM概述

Ceramic Capacitor, Multilayer, Ceramic, 200V, 100% +Tol, 0% -Tol, C0G, -/+30ppm/Cel TC, 0.0012uF, 1812,

参数名称	属性值
是否Rohs认证	不符合
Objectid	883593281
包装说明	, 1812
Reach Compliance Code	not_compliant
Country Of Origin	Mainland China, USA
ECCN代码	EAR99
YTEOL	6.62
电容	0.0012 µF
电容器类型	CERAMIC CAPACITOR
介电材料	CERAMIC
高度	2.54 mm
JESD-609代码	e0
长度	4.57 mm
多层	Yes
负容差
端子数量	2
最高工作温度	125 °C
最低工作温度	-55 °C
封装形式	SMT
包装方法	Waffle Pack
正容差	100%
额定（直流）电压（URdc）	200 V
系列	1812NH(200V,.100)
尺寸代码	1812
温度特性代码	C0G
温度系数	30ppm/Cel ppm/°C
端子面层	Matte Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
宽度	3.18 mm

求助verilog 编译的一个状态机无法运行求助: module ff(rw,oer,ce,lclk,busyr,lint_r,led,lblast,lserr,lads,lholda,lhold,la,lreseto,lwait,lready,lwr,lint,cs);input lads;//address strobe form 9054input lhold;//bus hold request from 9054input lblast;...; liongsu FPGA/CPLD

“石头、剪子、布”的获胜秘诀: 即使你不是一个机器人，我们依旧可以通过一些策略增大你赢得“石头剪子布”(RPS)的概率。猜拳并非仅仅靠你的运气，根据下面的信息图“如何赢得每一场猜拳比赛”我们不难找到答案。猜拳世界锦标赛的历届冠军2009 TIM CONRAD 美国2008 MONICAL MARTINEZ 加拿大2007 ANDREA FARINA 美国2006 BOB COOPER 英国...; 莫妮卡聊聊、笑笑、闹闹

找一款输出正负12V输出的DC电路: 电源输入18V，需要输出的是5V/5A,12V/3A,-12V/2A输出有三路电压，不知道谁家的DC降压可以做的比较好，找了一款L7912的电源IC，但是发热很严重，主要是-负12V电压不好处理电压...; fangfang120 电源技术

传感器的问题: 我们公司是做试验机的。现在有个问题，如果传感器没接好，或者线松了。做实验的时候，检测不到力，电机一直转，把做实验的横梁都压弯了。板子上不接传感器，和传感器线松了，AD采样值差不多，所以分辨不出来。请高手支招，怎么判断传感器线松了或者没接好，从而避免这种情况发生？谢谢！...; chenbingjy stm32/stm8

[忙里偷闲学习ufun_15]RTC超强日历先导篇: [size=16px]源代码还是在前一节中下载。[忙里偷闲学习ufun_8]uarst1串口——调试小技巧[/size][font=Microsoft Yahei, Hei, Tahoma, SimHei, sans-serif][size=16px]https://bbs.eeworld.com.cn/forum.php?mod=viewthread&tid=497317&extra=page%3...; boming stm32/stm8

求助FPGA数字信号转模拟信号电路设计: [font=宋体][size=9pt]选一个黑匣子，具备这样的功能：[/size][/font][size=9pt][font=Times New Roman]4v[/font][/size][font=宋体][size=9pt]电平来时，迅速提高电压到[/size][/font][size=9pt][font=Times New Roman]0.6V[/font][/size][font=宋体]...; CX2010 FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多