电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

P0805Y2052WN

产品描述RESISTOR, THIN FILM, 0.2 W, 0.05 %, 10 ppm, 20500 ohm, SURFACE MOUNT, 0805, CHIP, GREEN
产品类别无源元件    电阻器   
文件大小121KB,共9页
制造商Vishay(威世)
官网地址http://www.vishay.com
标准  
下载文档 详细参数 全文预览

P0805Y2052WN概述

RESISTOR, THIN FILM, 0.2 W, 0.05 %, 10 ppm, 20500 ohm, SURFACE MOUNT, 0805, CHIP, GREEN

P0805Y2052WN规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
Objectid2083968697
包装说明SMT, 0805
Reach Compliance Codecompliant
Country Of OriginFrance
ECCN代码EAR99
YTEOL8.65
其他特性HIGH PRECISION, STANDARD: MIL-PRF-55342G
构造Chip
JESD-609代码e2
制造商序列号P
安装特点SURFACE MOUNT
端子数量2
最高工作温度155 °C
最低工作温度-55 °C
封装高度0.5 mm
封装长度1.91 mm
封装形状RECTANGULAR PACKAGE
封装形式SMT
封装宽度1.27 mm
包装方法WAFFLE PACK
额定功率耗散 (P)0.2 W
额定温度70 °C
参考标准MIL-PRF-55342G
电阻20500 Ω
电阻器类型FIXED RESISTOR
系列P0805
尺寸代码0805
表面贴装YES
技术THIN FILM
温度系数10 ppm/°C
端子面层Tin/Silver (Sn/Ag) - with Nickel (Ni) barrier
端子形状WRAPAROUND
容差0.05%
工作电压150 V
速度超过5G的无线芯片诞生
在5G还没普及的情况下,研究人员已经在朝着6G迈进。新一代移动通信可能需要Tbps的速度,这远远超过了5G下10 Gbps的理论容量。就目前而言,研究人员认为6G的关键在于寻找在以前未占用的太赫兹(THz)频段中工作的方法。现在,新加坡南洋理工大学和大阪大学的研究人员已经开发出一种无线芯片,可以在该频段工作。什么是太赫兹频段?正如Neda Khiabani博士在其AAC文章中解释的那样,太赫兹通常...
ohahaha RF/无线
请问这两个二极管的作用及应选择的型号
此电路是将自整角机的三线信号转换为AD2S83可接受的2V sin以及cos信号的电路,上面的一路为参考电压输入请问这里面二极管的作用,选择的二极管应该是稳压二极管吗?还是普通二极管,应该选择什么样的型号?...
我爱一帆 模拟电子
platform builder sysgen时的错误 LNK1123
大家好,我使用platformbuilder进行编译 厂家给的操作系统然后是成功的,但是它里面只有一个arm的cpu我又增加了模拟器的cpu并且切换过去进行sysgen,结果就报错了报错的内容如下G:\mytest\wince_form_utu_2440\WINCE5.0_Proj\WINCE500\Emulator_x86\cesysgen\oak\lib\x86etail\fulllibc.l...
yattai 嵌入式系统
电网自动化:电网快速发展的光明前景
电动汽车可通过双向充电器为您的住宅供电。智能仪表可帮助您降低水费。无线传感器可在灯光熄灭前检测到故障变压器。美国电网的发展前景一片光明:更少的停电期、更高的效率、更多的可再生能源,从而确保了智能配电的实现。在全国范围内,各州和各公用事业公司正逐步将过时的机电基础设施转变为一个自动化、智能化和动态化的系统。我公司的系统与营销经理Amit Kumbasi表示,“使用长电缆来监控电网资产(包括输电与配电...
alan000345 TI技术论坛
5V晶振能串电阻给3.3V CPLD使用吗
[i=s] 本帖最后由 tcxz111 于 2016-12-13 09:36 编辑 [/i]5V晶振是给CAN控制器用的,因为时序原因,希望CPLD和CAN控制器能够同步,CAN需要5V, CPLD需要3.3V,晶振选用的5V的,可以通过串个电阻直接给3.3V的CPLD吗?目前串了470Ω,CPLD侧管脚是4V。长时间用担心晶振或CPLD会烧坏?或影响寿命。请问还有其他什么办法?谢谢!后来又串了个...
tcxz111 FPGA/CPLD
偶数个非门进行短暂的延时防止优化的问题
请问一下 假如vhdl写一个用偶数个非门进行短暂的延时 然后输出 为了防止综合优化该模块,可在模块中加综合约束 注释部分的语句是什么呢?我知道verilog中可以用/*synthesis attribute keep a true*/ 但是在VHDL中呢?是什么语句呀?大牛,请知道的不辞指教!...
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 128  935  1071  1146  1683 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved