电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

854-80-078-20-001101

产品描述pcb conn solder tail 1.27mm
产品类别连接器   
文件大小16KB,共3页
制造商PRECI-DIP
官网地址http://www.precidip.com/en/index.html
标准  
下载文档 详细参数 全文预览

854-80-078-20-001101在线购买

供应商 器件名称 价格 最低购买 库存  
854-80-078-20-001101 - - 点击查看 点击购买

854-80-078-20-001101概述

pcb conn solder tail 1.27mm

854-80-078-20-001101规格参数

参数名称属性值
Datasheets
854-xx-yyy-20-001101
RoHS Informati
RoHS Declarati
Standard Package80
CategoryConnectors, Interconnects
FamilyRectangular Connectors - Headers, Male Pins
系列
Packaging
Bulk
Contact TypeMale Pi
Connector TypeHeader, Unshrouded
位置数量
Number of Positions
78
Number of Positions LoadedAll
节距
Pitch
0.050" (1.27mm)
排数
Number of Rows
3
Row Spacing0.050" (1.27mm)
Contact Mating Length0.118" (3.00mm)
Mounting TypeThrough Hole, Right Angle
TerminatiSolde
Contact FinishTi
ColBlack

文档预览

下载PDF文档
PCB CONNECTORS
SERIES
854
854-PP-NNN-20-001101
Triple row
1.27 mm, Right angle solder tail
Ultraminiature PCB pin connectors, solder tail, right angle.
TECHNICAL SPECS.:
Insulator
Flammability
Contact
Connecting pin Ø
Mechanical life
Rated current
Dielectric strength
Black glass filled polyester PCT-GF30-FR
UL 94V-O
Brass CuZn36Pb3 (C36000)
0.41 mm
Min. 500 cycles
1A
Min. 1000 V RMS
ORDERING INFORMATION:
PP Plating code
10
80
Termination
Gold 0.25 µm
Tin
Connecting pin
Gold 0.25 µm
Tin
NNN number of poles. Replace NNN with the requested number of poles, e.g. 852-10-NNN-20-001101 for a double
row version with 16 pins becomes 852-10-016-20-001101.
PHONE
PRECI-DIP SA
Rue Saint-Henri 11 P.P.Box 834 CH-2800 Delémont / Switzerland
+41 (0)32 421 04 00
FAX
+41 (0)32 421 04 01
E-MAIL
sales@precidip.com www.precidip.com
小惊喜!收到铁电开发板了
8938089381893824谢谢EEWORLD,谢谢TI!...
ming1006 微控制器 MCU
老外写的学位论文 class D 音频放大器设计
老外写的学位论文 A_Class_D_Audio_Amplifier...
linda_xia 模拟电子
FPGA起步ABC之代码风格
先说几句题外话,关于代码风格这部分,我非常努力地想把这部分写好,前前后后一共改了4版,但没有一版让自己满意,很遗憾! 我之所以愿意在代码风格这部分花如此之多的时间,两个原因: ......
tx_xy FPGA/CPLD
攒分,请无视
只为攒分...
wisper 嵌入式系统
pcb 经验谈
首次发帖,多多指教...
kaka22 PCB设计
can't open Verilog Design File
Error (10054): Verilog HDL File I/O error at moire_data.v(9): can't open Verilog Design File "E:kaifabanFPGAprojectmoire_datamoire_data1.txt" 编译时老出现上述错误,打开文件已经存 ......
yjm19860704 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2895  2617  1866  619  2417  38  36  8  31  18 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved