C1206Z5U250-105MG6D,C1206Z5U250-105MG6D pdf中文资料,C1206Z5U250-105MG6D引脚图,C1206Z5U250-105MG6D电路-Datasheet-电子工程世界

C1206Z5U250-105MG6D: 产品描述Ceramic Capacitor, Multilayer, Ceramic, 25V, 20% +Tol, 20% -Tol, Z5U, -56/+22% TC, 1uF, 1206,; 产品类别无源元件电容器; 文件大小1022KB，共14页; 制造商VENKEL LTD; 标准

下载文档详细参数全文预览

C1206Z5U250-105MG6D概述

Ceramic Capacitor, Multilayer, Ceramic, 25V, 20% +Tol, 20% -Tol, Z5U, -56/+22% TC, 1uF, 1206,

参数名称	属性值
是否Rohs认证	符合
Objectid	893953962
包装说明	, 1206
Reach Compliance Code	compliant
ECCN代码	EAR99
电容	1 µF
电容器类型	CERAMIC CAPACITOR
介电材料	CERAMIC
高度	1.778 mm
JESD-609代码	e4
长度	3.2 mm
多层	Yes
负容差	20%
端子数量	2
最高工作温度	85 °C
最低工作温度	10 °C
封装形式	SMT
包装方法	TR
正容差	20%
额定（直流）电压（URdc）	25 V
系列	C
尺寸代码	1206
温度特性代码	Z5U
温度系数	-56/+22% ppm/°C
端子面层	Gold (Au) - with Nickel (Ni) barrier
宽度	1.6 mm

用Spartan-6片了做的板子，请大家先过过目吧（转）: 目前只有丝印图，先欣赏一下吧。不知坛里有没有做，给大家分享下[[i] 本帖最后由 gauson 于 2009-12-16 11:00 编辑 [/i]]...; gauson FPGA/CPLD

为什么要用CPLD或FPGA？: 我现在想给DSP外扩一块AD芯片，采样率要求10M左右。看到网上好多人外扩AD的话一般都会用到FPGA或者CPLD。但是我想如果AD是并口的话，那数据口直接和DSP的数据口连接，然后其他的片选，时钟等连接到DSP的IO口不是直接就可以了吗？为什么看到网上好多人用CPLD和FPGA的。可能我的问题太水了，不过因为是新手，大家多包含。我在网上查了许多资料，也没有人说为什么要用CPLD或者FPGA的，也...; mrwoshishei FPGA/CPLD

从摄像头开始——高级驾驶辅助系统解决方案系列介绍: 近年来，随着人们对驾驶安全水平需求的不断提高，高级驾驶辅助系统（ADAS）相关技术的不断成熟，伴随着ADAS市场高速发展，摄像头的需求也更加旺盛。其应用场景也是非常多的，主要是以下几个应用场景：倒车后视摄像头360环视摄像头前向摄像头电子后视镜或流媒体后视镜防疲劳驾驶DMS行程记录仪数字摄像头，主要有玻璃透镜、CMOS传感器、图像信号处理器（ISP）、电源管理、串行器、微处理器器等功能单元构成，如...; zqy1111 TI技术论坛

利用单电源隔离放大器和ADC简化隔离电流和电压感应设计: 在保护人员、抗噪以及处理子系统之间的接地电位差等领域中，我们都需要一个它。你可以在以下应用中对它进行设计，如电机驱动器、太阳能逆变器、DC充电（桩）站、工业机器人、不间断电源、牵引逆变器、车载充电器和DC/DC转换器。我说的它指的就是电流隔离。包括我上述提及的系统在内，许多系统需要通过隔离势垒将电流和电压信息从一个电源域传输到另一个电源域，以便进行监视和控制。那么如何在隔离势垒上传输模拟信息呢？答...; alan000345 模拟与混合信号

pcb设计规范——布局说明（带图）必须要看哈: [align=left][color=rgb(51, 51, 51)][font="][size=14px]PCB设计纷繁复杂，各种意料之外的因素频频来影响整体方案的达成，如何能驯服性格各异的零散部件？怎样才能画出一份整齐、高效、可靠的PCB图？今天让我们来盘点一下。[/size][/font][/color][/align][align=left][color=rgb(51, 51, 5...; 捷配pcb打样工厂 PCB设计

例说FPGA：可直接用于工程项目的第一手经验: [color=#666666][font=tahoma, arial, "]前言[/font][/color][color=#666666][font=tahoma, arial, "]第一部分　基本知识[/font][/color][color=#666666][font=tahoma, arial, "]第1章　FPGA开发概述 2[/font][/color][col...; 白丁 FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多