UV PLD, 35ns, 24-Cell, CMOS, CDIP40
参数名称 | 属性值 |
Objectid | 112876066 |
Reach Compliance Code | compliant |
YTEOL | 5.5 |
其他特性 | NO |
架构 | PAL-TYPE |
最大时钟频率 | 20 MHz |
系统内可编程 | NO |
JESD-30 代码 | R-XDIP-T40 |
JTAG BST | NO |
专用输入次数 | 13 |
I/O 线路数量 | 24 |
输入次数 | 38 |
宏单元数 | 24 |
输出次数 | 24 |
端子数量 | 40 |
最高工作温度 | 70 °C |
最低工作温度 | |
组织 | 13 DEDICATED INPUTS, 24 I/O |
封装主体材料 | CERAMIC |
封装代码 | DIP |
封装等效代码 | DIP40,.6 |
封装形状 | RECTANGULAR |
封装形式 | IN-LINE |
电源 | 5 V |
可编程逻辑类型 | UV PLD |
传播延迟 | 35 ns |
认证状态 | Not Qualified |
最大供电电压 | 5.5 V |
最小供电电压 | 4.5 V |
标称供电电压 | 5 V |
表面贴装 | NO |
技术 | CMOS |
温度等级 | COMMERCIAL |
端子形式 | THROUGH-HOLE |
端子节距 | 2.54 mm |
端子位置 | DUAL |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved