Synchronous DRAM, 16MX16, 5.5ns, CMOS, PBGA54, FBGA-54
| 参数名称 | 属性值 |
| 是否Rohs认证 | 符合 |
| Objectid | 1349949788 |
| 包装说明 | TFBGA, BGA54,9X9,32 |
| Reach Compliance Code | compliant |
| ECCN代码 | EAR99 |
| 访问模式 | FOUR BANK PAGE BURST |
| 最长访问时间 | 5.5 ns |
| 其他特性 | PROGRAMMABLE CAS LATENCY; AUTO/SELF REFRESH |
| 最大时钟频率 (fCLK) | 166 MHz |
| I/O 类型 | COMMON |
| 交错的突发长度 | 1,2,4,8 |
| JESD-30 代码 | S-PBGA-B54 |
| 长度 | 8 mm |
| 内存密度 | 268435456 bit |
| 内存集成电路类型 | SYNCHRONOUS DRAM |
| 内存宽度 | 16 |
| 功能数量 | 1 |
| 端口数量 | 1 |
| 端子数量 | 54 |
| 字数 | 16777216 words |
| 字数代码 | 16000000 |
| 工作模式 | SYNCHRONOUS |
| 最高工作温度 | 105 °C |
| 最低工作温度 | -40 °C |
| 组织 | 16MX16 |
| 输出特性 | 3-STATE |
| 封装主体材料 | PLASTIC/EPOXY |
| 封装代码 | TFBGA |
| 封装等效代码 | BGA54,9X9,32 |
| 封装形状 | SQUARE |
| 封装形式 | GRID ARRAY, THIN PROFILE, FINE PITCH |
| 电源 | 3.3 V |
| 认证状态 | Not Qualified |
| 刷新周期 | 8192 |
| 筛选级别 | AEC-Q100 |
| 座面最大高度 | 1.2 mm |
| 自我刷新 | YES |
| 连续突发长度 | 1,2,4,8,FP |
| 最大待机电流 | 0.00001 A |
| 最大压摆率 | 0.11 mA |
| 最大供电电压 (Vsup) | 3.6 V |
| 最小供电电压 (Vsup) | 2.7 V |
| 标称供电电压 (Vsup) | 3.3 V |
| 表面贴装 | YES |
| 技术 | CMOS |
| 温度等级 | INDUSTRIAL |
| 端子形式 | BALL |
| 端子节距 | 0.8 mm |
| 端子位置 | BOTTOM |
| 宽度 | 8 mm |
电子工程世界版权所有
京B2-20211791
京ICP备10001474号-1
电信业务审批[2006]字第258号函
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved