电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

4118T-2-5620BC

产品描述Array/Network Resistor, Bussed, Thin Film, 2.5W, 50V, 0.1% +/-Tol, 25ppm/Cel, Surface Mount, DIP
产品类别无源元件    电阻器   
文件大小341KB,共2页
制造商Bourns
官网地址http://www.bourns.com
下载文档 详细参数 全文预览

4118T-2-5620BC概述

Array/Network Resistor, Bussed, Thin Film, 2.5W, 50V, 0.1% +/-Tol, 25ppm/Cel, Surface Mount, DIP

4118T-2-5620BC规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
Objectid1998078644
包装说明DIP
Reach Compliance Codenot_compliant
ECCN代码EAR99
元件功耗0.12 W
第一元件电阻562 Ω
JESD-609代码e0
制造商序列号4100T
安装特点SURFACE MOUNT
网络类型BUSSED
元件数量17
功能数量1
端子数量18
最高工作温度125 °C
最低工作温度-55 °C
封装形状RECTANGULAR PACKAGE
额定功率耗散 (P)2.5 W
额定温度70 °C
电阻器类型ARRAY/NETWORK RESISTOR
表面贴装YES
技术THIN FILM
温度系数25 ppm/°C
温度系数跟踪5 ppm/°C
端子面层Tin/Lead (Sn/Pb)
端子形状FLAT
容差0.1%
工作电压50 V
[10月DIY]编写个超简单的CPU
FPGA的处理能力固然强大,但在进行程序化的任务时,用状态机来实现有时就显得不如CPU写程序那么简洁。在FPGA里面也可以用逻辑来搭出简单的CPU,并固化一小段代码去实现特定的功能。考虑下最简单的CPU是什么样子呢?最少,需要有读取程序(指令),并执行指令的过程。指令存放在一块内存当中,CPU每步取一条指令来执行,根据读出的指令内容,内部的状态发生转变——比如寄存器按指令要求进行运算,比如访问外部...
cruelfox DIY/开源硬件专区
【FPGA设计问题】verilog 中敏感列表的三个信号沿
在时钟clk的上升沿而且同时信号A 为高时 发数据,可是信号A是有固定周期的(维持8个时钟的高),可是正巧时钟clk的上升沿的时候,仔细观察波形 发现A其实还没有处于高(略微落后一点时间变成高),即,这8个时钟发8个数据,其中第一个就发不了。所以打算用A 的上升沿放敏感列表中来触发 发送第一个数据,其他7位打算在 A处于高时,一一发送。这样敏感列表中就有复位喜欢RESET\ 时钟clk 、信号A。...
eeleader FPGA/CPLD
新手请教:我的P89V51RD2的Baudrate的计算--哪里有误?
晶振: 32MHz用timer2做Baudrate设置TMOD = 0x21; //用mode3根据公式 Baud rate = fosc / (16 × (65536 − (RCAP2H, RCAP2L)))-----------------------------------------------------------------------------------------...
liluo44 51单片机
用430做过DS18B20的帮忙修改下程序
用430做过DS18B20的帮忙修改下程序以下是主函数 和18B20的主要部分请问还有什么问题?void main(){WDTCTL = WDTPW + WDTHOLD;P1DIR|=BIT2+BIT3+BIT4+BIT5+BIT6;BCSCTL1 = CALBC1_1MHZ;DCOCTL = CALDCO_1MHZ;lcdreset();clear_gcrom();while(1){uint i...
nwx8899 微控制器 MCU
基于FPGA的数据采集器
[i=s] 本帖最后由 paulhyde 于 2014-9-15 04:13 编辑 [/i]基于FPGA的数据采集器摘 要:设计了以FPGA为核心逻辑控制模块的高速数据采集系统。设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程。FPGA模块设计使用Verilog HDL语言,在Quartus Ⅱ4.0 中实现软件设计和完成仿真。本论文给出了一些模块...
napianlvse 电子竞赛
lm3s 串口 中断 接收 超时中断不触发
本来打算在超时中断中判断接收结束标志的,假如我串口接收FIFO设置为6/8的深度 并设置接收FIFO中断 和 接收超时中断 ,用串口调试助手测试时, 当我的串口接受的数据长度正好为12的整数倍时,就不会进入超时中断,在线单步调试的时候却可以进入超时中断,请问有什么好的办法解决吗?还有什么办法判断接受结束。...
usthanos 微控制器 MCU

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 352  409  1029  1181  1368 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved