HTSHR-224-D-10-B-GT,HTSHR-224-D-10-B-GT pdf中文资料,HTSHR-224-D-10-B-GT引脚图,HTSHR-224-D-10-B-GT电路-Datasheet-电子工程世界

HTSHR-224-D-10-B-GT: 产品描述Board Connector, 48 Contact(s), 2 Row(s), Male, Right Angle, 0.079 inch Pitch, Wire Wrap Terminal, Receptacle; 产品类别连接器连接器; 文件大小264KB，共1页; 制造商Major League Electronics; 官网地址http://www.mlelectronics.com/

下载文档详细参数全文预览

HTSHR-224-D-10-B-GT概述

Board Connector, 48 Contact(s), 2 Row(s), Male, Right Angle, 0.079 inch Pitch, Wire Wrap Terminal, Receptacle

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
Objectid	1164384379
Reach Compliance Code	compliant
ECCN代码	EAR99
其他特性	NONE
主体宽度	0.158 inch
主体深度	0.188 inch
主体长度	1.896 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
联系完成配合	GOLD (10) OVER NICKEL (50)
联系完成终止	Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
绝缘电阻	5000000000 Ω
绝缘体材料	THERMOPLASTIC
JESD-609代码	e0
制造商序列号	TSHR
插接触点节距	0.079 inch
匹配触点行间距	0.079 inch
安装方式	RIGHT ANGLE
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
最高工作温度	250 °C
最低工作温度	-65 °C
PCB接触模式	RECTANGULAR
PCB触点行间距	2.0066 mm
电镀厚度	10u inch
额定电流（信号）	2 A
参考标准	UL
可靠性	COMMERCIAL
端子长度	0.317 inch
端子节距	2.0066 mm
端接类型	WIRE WRAP
触点总数	48

LoraWAN与LPWAN、Lora的关系: LPWAN与LoraWAN的关系LPWAN或称LPN，全称为LowPower Wide Area Network或者LowPower Network，指的是一种无线网络。这种无线网络强调低功耗与远距离，通常用于电池供电的传感器节点组网。因为低功耗与低速率的特点，这种网络与其他用于商业，个人数据共享的无线网络(如WiFi，蓝牙等)有着鲜明的区别。应用中，LPWAN可使用集中器组建为私有网络，也可利用...; Jacktang RF/无线

确定了题目，用心准备！: 准备了这么长时间，感觉没怎么用上，还是靠以前的一些知识。不管咋样，过程最重要，好好享受这几天的比赛时光，给自己剩余不多的大学生活留下些许美好的回忆。{:1_95:}{:1_95:}...; 戴维南定理电子竞赛

用keilc51出现的问题: 在程序调试的时候,出现如下的情况,求教应该怎么解决 *** error 56: cant open file...; zhuzhizhu 51单片机

WinCE下读取XML文件: [code]private void button1_Click(object sender, EventArgs e){string xmlPath = "//XmlForm.xml";XmlDocument xmlDoc = new XmlDocument();xmlDoc.Load(xmlPath);}[/code][color=#FF0000]xmlDoc.Load(xmlPath); [...; leallong WindowsCE

【Perf-V评测】+蜂鸟软核下点阵块的驱动: 在蜂鸟软核DEMO中，有一个点阵块的驱动示例，尽管所用点阵块型号不一定相同，但在了解原理的情况下还是可以统一到一起的。本人使用的点阵块是LG7088BH，其引脚排列如下：LG7088BH注：L（列）低电平点亮，H（行）高电平点亮。点阵块的行驱动函数为：void write_line(int x){GPIO_SET(D7,0,output);GPIO_SET(JP1_2,0,output);GPIO...; jinglixixi FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多