电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

935307193115

产品描述Buffer, AUP/ULP/V Series, 3-Func, 1-Input, CMOS, PDSO8
产品类别逻辑    逻辑   
文件大小824KB,共22页
制造商Nexperia
官网地址https://www.nexperia.com
标准
下载文档 详细参数 选型对比 全文预览

935307193115概述

Buffer, AUP/ULP/V Series, 3-Func, 1-Input, CMOS, PDSO8

935307193115规格参数

参数名称属性值
是否Rohs认证符合
包装说明XSON-8
Reach Compliance Codecompli
系列AUP/ULP/V
JESD-30 代码R-PDSO-N8
JESD-609代码e3
长度1.35 mm
逻辑集成电路类型BUFFER
湿度敏感等级1
功能数量3
输入次数1
端子数量8
最高工作温度125 °C
最低工作温度-40 °C
封装主体材料PLASTIC/EPOXY
封装代码VSON
封装形状RECTANGULAR
封装形式SMALL OUTLINE, VERY THIN PROFILE
峰值回流温度(摄氏度)NOT SPECIFIED
传播延迟(tpd)20.1 ns
座面最大高度0.35 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)0.8 V
标称供电电压 (Vsup)1.1 V
表面贴装YES
技术CMOS
温度等级AUTOMOTIVE
端子面层Tin (Sn)
端子形式NO LEAD
端子节距0.35 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度1 mm
Base Number Matches1

文档预览

下载PDF文档
74AUP3G17
Low-power triple Schmitt trigger
Rev. 2 — 12 October 2016
Product data sheet
1. General description
The 74AUP3G17 provides three Schmitt trigger buffers. It is capable of transforming
slowly changing input signals into sharply defined, jitter-free output signals.
This device ensures a very low static and dynamic power consumption across the entire
V
CC
range from 0.8 V to 3.6 V.
This device is fully specified for partial power-down applications using I
OFF
.
The I
OFF
circuitry disables the output, preventing the damaging backflow current through
the device when it is powered down.
The inputs switch at different points for positive and negative-going signals. The difference
between the positive voltage V
T+
and the negative voltage V
T
is defined as the input
hysteresis voltage V
H
.
2. Features and benefits
Wide supply voltage range from 0.8 V to 3.6 V
High noise immunity
ESD protection:
HBM JESD22-A114F Class 3A exceeds 5000 V
MM JESD22-A115-A exceeds 200 V
CDM JESD22-C101E exceeds 1000 V
Low static power consumption; I
CC
= 0.9
A
(maximum)
Latch-up performance exceeds 100 mA per JESD 78 Class II
Inputs accept voltages up to 3.6 V
Low noise overshoot and undershoot < 10 % of V
CC
I
OFF
circuitry provides partial Power-down mode operation
Multiple package options
Specified from
40 C
to +85
C
and
40 C
to +125
C

935307193115相似产品对比

935307193115 74AUP3G17DCH 74AUP3G17GTX 74AUP3G17GNX 74AUP3G17GM,125 74AUP3G17GSX 935281444125
描述 Buffer, AUP/ULP/V Series, 3-Func, 1-Input, CMOS, PDSO8 74AUP3G17DC/SOT765/VSSOP8 IC BUFFER NON-INVERT 3.6V 8XSON 74AUP3G17GN/SOT1116/X2SON8 IC BUFFER NON-INVERT 3.6V 8XQFN 74AUP3G17GS/SOT1203/X2SON8 IC BUFFER SCHMITT TRIG UXQFN8
逻辑类型 - 缓冲器,非反向 缓冲器,非反向 缓冲器,非反向 缓冲器,非反向 缓冲器,非反向 -
元件数 - 3 3 3 3 3 -
每元件位数 - 1 1 1 1 1 -
输入类型 - 施密特触发器 施密特触发器 施密特触发器 施密特触发器 施密特触发器 -
输出类型 - 推挽式 推挽式 推挽式 推挽式 推挽式 -
电流 - 输出高,低 - 4mA,4mA 4mA,4mA 4mA,4mA 4mA,4mA 4mA,4mA -
电压 - 电源 - 0.8 V ~ 3.6 V 0.8 V ~ 3.6 V 0.8 V ~ 3.6 V 0.8 V ~ 3.6 V 0.8 V ~ 3.6 V -
工作温度 - -40°C ~ 125°C(TA) -40°C ~ 125°C(TA) -40°C ~ 125°C(TA) -40°C ~ 125°C(TA) -40°C ~ 125°C(TA) -
安装类型 - 表面贴装 表面贴装 表面贴装 表面贴装 表面贴装 -

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1337  1304  2593  1472  2675  19  10  3  30  14 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved