电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

STC75C50F16VG

产品描述Ceramic SMT 10 Pad CMOS (VC)TCXO
文件大小702KB,共4页
制造商
下载文档 全文预览

STC75C50F16VG概述

Ceramic SMT 10 Pad CMOS (VC)TCXO

基于移位寄存器构成的可编程分频器疑问
[align=left][font=宋体]那位大神能分析一下真值表及波形图吗?[/font][font=宋体]分频比由[/font]3[font=宋体]—[/font]8[font=宋体]译码器确定,改变译码器的地址可以改变分频比,当[/font]3[font=宋体]—[/font]8[font=宋体]译码器的地址码为[/font]N[font=宋体]时,可以得到[/font]N+1[font=宋...
邱海涛qht 模拟电子
AD20 Select PCB Components用不了?
在原理图选中之后,用Select PCB Components,不会跳转到PCB图选中它,这两个文件也在一个文件夹里面,是什么问题吗...
Memory01 PCB设计
20岁以下的就别进来了,你们看不懂!
[img]http://upload.mop.com/user/2006/01/13/08/1137156793421.jpg[/img]...
shenheyixia 聊聊、笑笑、闹闹
RT9818C这颗复位芯片,掉电状态下,RST会有一小段的非零电平出现,有点奇怪
[size=12px][table=98%][tr][td]最近在用RT9818C这颗复位[color=#4298ba][url=http://www.hqchip.com/?u=999]芯片[/url][/color],测试波形时掉电状态下,RST会有一小段的非零电平出现(红框所示),觉得有点奇怪。[color=#4298ba][url=http://bbs.elecfans.com/zhuti...
flywhy 电源技术
ATmega644 AD口输出高电平被拉低的问题
请教各位大虾,本人在用ATmega644 时,用AD口作为输出控制MOS管,输出高电平本应该是5v。因为在输出口接了1k电阻并串接LED作为输出高电平的指示,在实际测量输出高电平时,发现输出电压被拉低到2v之内了,以致没法驱动mos管了。把LED断掉,输出高电平就正常了。不知什么原因?...
leiochen Microchip MCU
DC-DC转换器之接地环路
DC-DC转换器为整个系统中的各个电路供电。尽管每个电路在测试台上可能表现很好,但系统整体性能却往往达不到各个电路的性能效果。为什么?有许多潜在因素,而系统中各个电路的整体接地系统是首要原因。设计师需要非常清楚每个电路如何接地,系统中是否存在接地环路。当两个电路和/或系统之间存在一个以上对地连接时就构成了接地环路。重复接地通道相当于形成一个接收接口信号的环形天线(电流通过接地电阻转换成电压)。接收...
qwqwqw2088 模拟与混合信号

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 411  920  1210  1259  1529 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved