72330-A447GLF,72330-A447GLF pdf中文资料,72330-A447GLF引脚图,72330-A447GLF电路-Datasheet-电子工程世界

72330-A447GLF: 产品描述Board Connector, 44 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Wire Wrap Terminal, Locking, Gray Insulator, Receptacle,; 产品类别连接器连接器; 文件大小223KB，共3页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/; 标准

下载文档详细参数全文预览

72330-A447GLF概述

Board Connector, 44 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Wire Wrap Terminal, Locking, Gray Insulator, Receptacle,

参数名称	属性值
是否Rohs认证	符合
Objectid	306444578
Reach Compliance Code	compliant
ECCN代码	EAR99
YTEOL	9.1
其他特性	TAPE AND REEL PACKAGING
主体宽度	0.36 inch
主体深度	0.64 inch
主体长度	2.96 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
触点性别	MALE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
绝缘体颜色	GRAY
绝缘体材料	POLYBUTYLENE TEREPHTHALATE
插接触点节距	0.1 inch
匹配触点行间距	0.1 inch
安装选项1	LOCKING
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
PCB接触模式	RECTANGULAR
PCB触点行间距	2.54 mm
电镀厚度	30u inch
极化密钥	POLARIZED HOUSING
参考标准	UL
端子长度	0.675 inch
端子节距	2.54 mm
端接类型	WIRE WRAP
触点总数	44

C2000的28335生成bin文件方法: [size=5]ccs5.5编译只能生成hex文件。要想获得bin文件的话。[/size][size=5][/size][size=5]不需要复杂的hex2000等等的操作。[/size][size=5][/size][size=5]只需要使用TI提供的mkhex4bin.exe[/size][size=5][/size][size=5]C:\ti\ccsv5\utils\tiobj2bin[/s...; fish001 微控制器 MCU

104电容应用的最广，不管是电源滤波还是ADC滤波，有哪个坛友能讲讲？为什么不是102...: 104电容应用的最广，不管是电源滤波还是ADC滤波，有哪个坛友能讲讲？为什么不是102 103或者其他的容值？...; QWE4562009 分立器件

到底选择实时采样还是等效时间采样？(转载）: 到底选择实时采样还是等效时间采样？实时技术到底有什么意义？很明显，Windows并不是一种实时操作系统。许多人认为，如果应用软件要成为实时软件，那么它必须进行汇编。这是我最近一次客户拜访谈话的主题，首先它起于对软件的讨论，后来转到示波器上。现在的问题是，什么时候应该使用实时示波器？什么时候等效时间示波器是更好的选择？我认为，这个问题值得注意。尽管有大量的不同的采样技术实现方案，但当前数字示波器采用...; 安_然测试/测量

【学模拟】+《运算放大器噪声优化手册》读书笔记之噪声: [i=s] 本帖最后由 dontium 于 2015-1-23 11:34 编辑 [/i][size=5][color=#0000ff]《运算放大器噪声优化手册》读书笔记之噪声[/color][/size][size=5][color=#0000ff][b]1.什么是噪声：在电子系统中，任何不希望出现的信号[/b][/color][/size][size=5][color=#0000ff][b]2...; chen8710 模拟与混合信号

写FIFO奇怪的问题: FPGA EP2c20f484用VHDL语言写了一个程序就是发出25M的时钟IFCLK，这个IFCLK作为写fifo的同步信号，写SLWR一直有效，理论上发IFCLK 并且将SLWR置有效，FIFO会写满，FULL为低，但是发出波形后full一直为高，怀疑是没有写进去。怀疑是IFCLK 25M波形的问题，又将IFCLK直接用3。3的有源晶振取代，让晶振发出波形，并且将SLWR置有效，这样FIFO...; pueplemt FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多