RNC50H2403DSB14,RNC50H2403DSB14 pdf中文资料,RNC50H2403DSB14引脚图,RNC50H2403DSB14电路-Datasheet-电子工程世界

RNC50H2403DSB14: 产品描述RESISTOR, METAL FILM, 0.05 W, 0.5 %, 50 ppm, 240000 ohm, THROUGH HOLE MOUNT, AXIAL LEADED; 产品类别无源元件电阻器; 文件大小148KB，共4页; 制造商Vishay(威世); 官网地址http://www.vishay.com

下载文档详细参数全文预览

RNC50H2403DSB14概述

RESISTOR, METAL FILM, 0.05 W, 0.5 %, 50 ppm, 240000 ohm, THROUGH HOLE MOUNT, AXIAL LEADED

nios中的编译器选项debug和release区别: 请问nios中的编译器选项debug和release区别谢谢release能不能调试？[[i] 本帖最后由 tianma123 于 2012-3-15 10:11 编辑 [/i]]...; tianma123 FPGA/CPLD

开机自动运行问题: 我现在要实现开机自动运行一个小程序，但是按照网上给的步骤1.将MyApp.exe复制到目录D:\WINCE420\PUBLIC\XSBase255_test\RelDir\XSBASE255_ARMV4Release下；2.修改MyWinCE工程的project.bib文件，在FILESSection添加MyApp.exe$(_FLATRELEASEDIR)\MyApp.exeNKH3.创建快捷方...; pipiwo 嵌入式系统

如何读懂压敏电阻规格书？从相关术语到元件选型: 问：压敏电阻规格说明压敏电阻是非线性双向电压依赖型保护器件，具有相对较高的瞬态电流和能量等级（反应时长为纳秒至毫秒等级）。压敏电阻的快速反应时间用于防止电子电路出现电压瞬变、电压浪涌、电压尖峰、过电压事件和ESD。压敏电阻通常用于电路前端的输入线路，有时也用于电路后端的输出线路。压敏电阻是常开型器件，直至过压发生，在这种情况下，压敏电阻以指数级速度降低电阻的方式来钳制电压。因为大多数过电压情况电压...; Jacktang 电源技术

FPGA异步时钟设计中的同步策略: [b]1 引言[/b]基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当，将导致系统无法运行。本文总结出了几种同步策略来解决跨时钟域问题。[b]2 异步设计中的亚稳态[/b]触发器是FPGA设计...; eeleader FPGA/CPLD

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多