电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

MT47H64M8CC-3EIT

产品描述DDR DRAM, 64MX8, 0.45ns, CMOS, PBGA84
产品类别存储    存储   
文件大小7MB,共136页
制造商Micron Technology
官网地址http://www.mdtic.com.tw/
标准
下载文档 详细参数 全文预览

MT47H64M8CC-3EIT概述

DDR DRAM, 64MX8, 0.45ns, CMOS, PBGA84

MT47H64M8CC-3EIT规格参数

参数名称属性值
是否Rohs认证符合
Objectid1155475459
包装说明FBGA, BGA84,9X15,32
Reach Compliance Codecompliant
ECCN代码EAR99
最长访问时间0.45 ns
最大时钟频率 (fCLK)333 MHz
I/O 类型COMMON
交错的突发长度4,8
JESD-30 代码R-PBGA-B84
内存密度536870912 bit
内存集成电路类型DDR DRAM
内存宽度8
端子数量84
字数67108864 words
字数代码64000000
最高工作温度85 °C
最低工作温度-40 °C
组织64MX8
输出特性3-STATE
封装主体材料PLASTIC/EPOXY
封装代码FBGA
封装等效代码BGA84,9X15,32
封装形状RECTANGULAR
封装形式GRID ARRAY, FINE PITCH
电源1.8 V
认证状态Not Qualified
刷新周期8192
连续突发长度4,8
最大待机电流0.005 A
标称供电电压 (Vsup)1.8 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子形式BALL
端子节距0.8 mm
端子位置BOTTOM

文档预览

下载PDF文档
512Mb: x4, x8, x16 DDR2 SDRAM
Features
DDR2 SDRAM
MT47H128M4 – 32 Meg x 4 x 4 banks
MT47H64M8 – 16 Meg x 8 x 4 banks
MT47H32M16 – 8 Meg x 16 x 4 banks
For the latest data sheet, refer to Micron’s Web site:
http://www.micron.com/ddr2
Features
RoHS compliant
V
DD
= +1.8V ±0.1V, V
DD
Q = +1.8V ±0.1V
JEDEC standard 1.8V I/O (SSTL_18-compatible)
Differential data strobe (DQS, DQS#) option
4-bit prefetch architecture
Duplicate output strobe (RDQS) option for x8
DLL to align DQ and DQS transitions with CK
4 internal banks for concurrent operation
Programmable CAS latency (CL)
Posted CAS additive latency (AL)
WRITE latency = READ latency - 1
t
CK
Programmable burst lengths: 4 or 8
Adjustable data-output drive strength
64ms, 8,192-cycle refresh
On-die termination (ODT)
Industrial temperature (IT) option
Supports JEDEC clock jitter specification
Table 1:
Architecture
Configuration Addressing
128 Meg x 4 64 Meg x 8 32 Meg x 16
16 Meg x 8
x 4 banks
8K
16K (A0–A13)
4 (BA0–BA1)
1K (A0–A9)
8 Meg x 16
x 4 banks
8K
8K (A0–A12)
4 (BA0–BA1)
1K (A0–A9)
Options
• Configuration
128 Meg x 4 (32 Meg x 4 x 4 banks)
64 Meg x 8 (16 Meg x 8 x 4 banks)
32 Meg x 16 (8 Meg x 16 x 4 banks)
• FBGA package (lead-free)
92-ball FBGA (11mm x 19mm) (:A)
84-ball FBGA (12mm x 12.5mm) (:B)
60-ball FBGA (12mm x 10mm) (:B)
• Timing – cycle time
5.0ns @ CL = 3 (DDR2-400)
3.75ns @ CL = 4 (DDR2-533)
3.0ns @ CL = 5 (DDR2-667)
3.0ns @ CL = 4 (DDR2-667)
2.5ns @ CL = 6 (DDR2-800)
2.5ns @ CL = 5 (DDR2-800)
• Self Refresh
Standard
Low-Power
• Operating temperature
Commercial (0°C
T
C
85°C)
Industrial (-40°C
T
C
95°C; -40°C
T
A
85°C)
• Revision
pdf: 09005aef8117c18e, source: 09005aef8117c192
512MbDDR2_1.fm - Rev. J 12/05 EN
Marking
128M4
64M8
32M16
BT
CC
CB
-5E
-37E
-3
-3E
-25
-25E
None
L
None
IT
:A/:B
1
Configuration 32 Meg x 4 x
4 banks
8K
Refresh Count
16K (A0–A13)
Row Addr.
4 (BA0–BA1)
Bank Addr.
Column Addr. 2K (A0–A9, A11)
Table 2:
Key Timing Parameters
RC
(ns)
55
55
55
54
55
55
t
Data Rate (MHz)
t
Speed
RCD
t
RP
Grade CL = 3 CL = 4 CL = 5 CL = 6 (ns) (ns)
-5E
-37E
-3
-3E
-25
-25E
400
400
400
N/A
N/A
N/A
400
533
533
667
NA
533
N/A
N/A
667
667
667
800
N/A
N/A
N/A
N/A
800
N/A
15
15
15
12
15
12.5
15
15
15
12
13
12.5
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2004 Micron Technology, Inc. All rights reserved.
Products and specifications discussed herein are subject to change by Micron without notice.

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2604  2008  542  1399  1945  53  41  11  29  40 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved