电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

WJV-U1DB-S

产品描述Dual Output Plug-in Signal Conditioners W-UNIT
文件大小111KB,共4页
制造商M-System Co.,Ltd.
下载文档 全文预览

WJV-U1DB-S概述

Dual Output Plug-in Signal Conditioners W-UNIT

开机自动运行问题
我现在要实现开机自动运行一个小程序,但是按照网上给的步骤1.将MyApp.exe复制到目录D:\WINCE420\PUBLIC\XSBase255_test\RelDir\XSBASE255_ARMV4Release下;2.修改MyWinCE工程的project.bib文件,在FILESSection添加MyApp.exe$(_FLATRELEASEDIR)\MyApp.exeNKH3.创建快捷方...
pipiwo 嵌入式系统
如何读懂压敏电阻规格书?从相关术语到元件选型
问:压敏电阻规格说明压敏电阻是非线性双向电压依赖型保护器件,具有相对较高的瞬态电流和能量等级(反应时长为纳秒至毫秒等级)。压敏电阻的快速反应时间用于防止电子电路出现电压瞬变、电压浪涌、电压尖峰、过电压事件和ESD。压敏电阻通常用于电路前端的输入线路,有时也用于电路后端的输出线路。压敏电阻是常开型器件,直至过压发生,在这种情况下,压敏电阻以指数级速度降低电阻的方式来钳制电压。因为大多数过电压情况电压...
Jacktang 电源技术
FPGA异步时钟设计中的同步策略
[b]1 引言[/b]基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统。但是实际的工程中,纯粹单时钟系统设计的情况很少,特别是设计模块与外围芯片的通信中,跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当,将导致系统无法运行。本文总结出了几种同步策略来解决跨时钟域问题。[b]2 异步设计中的亚稳态[/b]触发器是FPGA设计...
eeleader FPGA/CPLD
这里有用DM368的吗
如题,有没有在用TI的DM36X...
sividi01 DSP 与 ARM 处理器
Helper2416-42——Git@OSC使用笔记
[i=s] 本帖最后由 yuanlai2010 于 2014-9-12 08:37 编辑 [/i][align=center][font=楷体, 楷体_GB2312][size=5][b]Git@OSC使用笔记[/b][/size][/font][/align][align=center][color=red][font=华文楷体][size=14pt]参与Helper2416开发板助学计划心得[...
yuanlai2010 嵌入式系统
如今找个真正的模拟应用工程师,容易否?
[i=s] 本帖最后由 dontium 于 2015-1-23 13:31 编辑 [/i]感觉大家都去搞ARM、嵌入式、物联网了,如果有公司想找个模拟应用工程师,还容易么?...
绿茶 模拟与混合信号

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 1113  1174  1310  1619  1679 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved