电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

8D0U19M13AA

产品描述ARINC 801 Fiber Optic Connectors
文件大小2MB,共6页
制造商SOURIAU
下载文档 全文预览

8D0U19M13AA概述

ARINC 801 Fiber Optic Connectors

如何用VHDL设计一个延时器
输入是一些随机产生的信号,要求所有的这些输入信号在延时100个时钟周期后循序输出。请问这个该如何设计?谢谢!...
eeleader-mcu FPGA/CPLD
嵌入式
最近听说嵌入式很热。。。但一直搞不清嵌入式是干啥的?好像有ARM方向,linux方向等等,如果想接触进入这个行业,作为一名本科生,可以从哪些方面学习入手?请各位指点...
lindandaixu ARM技术
MOJO V3 ISE工程
ISE新建MOJO V3工程 614920 步骤1:启动ISE 614906 步骤2:新建工程 614907 614908 614909 步骤3:新建文件 614910 步骤4:综合 614911 步骤5:设置 ......
xutong FPGA/CPLD
Beaglebone外围电路设计之驱动代码修改
根据 TI Android ICS 4.0.3 DevKitV3.0.1 AM335x EMV-SK Sources 进行修改。 1 修改使支持beaglebone上的用户指示灯: 修改的源码位置: $HOME/rowboat-android/kernel/arch/arm/mach-omap ......
523335234 DSP 与 ARM 处理器
来看看老式变频器的操作面板
如下图,此操作板里的主控芯片是STC89LE52,与装置通信是串口的形式,为了通信的可靠性还增加了一块差分驱动器sn75179b,显示用两块串转并的移位寄存器74HC595D来驱动3位8段及四位8段数码管,数 ......
wugx 51单片机
提高时序和FPGA资源利用率的小技巧
1.如果一个信号是由多个信号经过复杂的组合逻辑和时序逻辑产生的,那么应该将组合逻辑比较均匀的分布在各个reg变量前。不应当造成某些reg前面LUT里面没有组合逻辑,而另外一些reg前面的LUT里面 ......
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2411  1949  2707  724  656  49  40  55  15  14 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved