Datasheet> 器件分类 > 可编程逻辑器件> 可编程逻辑> EP3SL200F1517I3G

EP3SL200F1517I3G: 产品描述Field Programmable Gate Array, 200000-Cell, PBGA1517, FBGA-1517; 产品类别可编程逻辑器件可编程逻辑; 文件大小10MB，共797页; 制造商Intel(英特尔); 官网地址http://www.intel.com/

下载文档详细参数全文预览

EP3SL200F1517I3G在线购买

供应商	器件名称	价格	最低购买	库存
	EP3SL200F1517I3G	-	-	点击查看	点击购买

EP3SL200F1517I3G概述

Field Programmable Gate Array, 200000-Cell, PBGA1517, FBGA-1517

EP3SL200F1517I3G规格参数

参数名称	属性值
Objectid	7373040772
包装说明	FBGA-1517
Reach Compliance Code	compliant
YTEOL	7
JESD-30 代码	S-PBGA-B1517
长度	40 mm
可配置逻辑块数量	8000
逻辑单元数量	200000
端子数量	1517
最高工作温度	100 °C
最低工作温度	-40 °C
组织	8000 CLBS
封装主体材料	PLASTIC/EPOXY
封装代码	BGA
封装等效代码	BGA1517,39X39,40
封装形状	SQUARE
封装形式	GRID ARRAY
峰值回流温度（摄氏度）	NOT SPECIFIED
可编程逻辑类型	FIELD PROGRAMMABLE GATE ARRAY
座面最大高度	3.7 mm
最大供电电压	1.15 V
最小供电电压	1.05 V
标称供电电压	1.1 V
表面贴装	YES
温度等级	INDUSTRIAL
端子形式	BALL
端子节距	1 mm
端子位置	BOTTOM
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	40 mm

文档预览

下载PDF文档

全文
预览

Stratix III Device Handbook,

Volume 1

101 Innovation Drive

San Jose, CA 95134

www.altera.com

Software Version:

Document Version:

Document Date:

10.0

2.2

Contents

Chapter Revision Dates

Additional Information

How to Contact Altera . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-xxv

Typographic Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-xxv

Chapter I. Device Core

Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . I-1

Chapter 1. Stratix III Device Family Overview

Features Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1

Architecture Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-6

Logic Array Blocks and Adaptive Logic Modules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-6

MultiTrack Interconnect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-7

TriMatrix Embedded Memory Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-7

DSP Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-7

Clock Networks and PLLs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-8

I/O Banks and I/O Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-9

External Memory Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-9

High-Speed Differential I/O Interfaces with DPA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-9

Hot Socketing and Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-10

Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-10

Remote System Upgrades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-11

IEEE 1149.1 (JTAG) Boundary-Scan Testing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-11

Design Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-11

SEU Mitigation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-12

Programmable Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-12

Signal Integrity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-13

Reference and Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-13

Software Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-13

Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-14

Chapter Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-14

Chapter 2. Logic Array Blocks and Adaptive Logic Modules in Stratix III Devices

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Logic Array Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

LAB Interconnects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

LAB Control Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2-1

2-3

2-4

Altera Corporation

Stratix III Device Handbook, Volume 1

Adaptive Logic Modules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-5

ALM Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-8

Normal Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-8

Extended LUT Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-11

Arithmetic Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-11

Carry Chain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-14

Shared Arithmetic Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-14

Shared Arithmetic Chain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-16

LUT-Register Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-17

Register Chain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-18

ALM Interconnects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-20

Clear and Preset Logic Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-20

LAB Power Management Techniques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-21

Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-21

Chapter Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-21

Chapter 3. MultiTrack Interconnect in Stratix III Devices

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-1

Row Interconnects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-1

Column Interconnects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2

Memory Block Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6

DSP Block Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9

I/O Block Connections to Interconnect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-11

Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-13

Chapter Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-14

Chapter 4. TriMatrix Embedded Memory Blocks in Stratix III Devices

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1

Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1

TriMatrix Memory Block Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3

Parity Bit Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3

Byte-Enable Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3

Packed Mode Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5

Address Clock Enable Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5

Mixed Width Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-8

Asynchronous Clear . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-8

Error Correction Code Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-9

Single Port RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-10

Simple Dual-Port Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-12

True Dual-Port Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-15

Shift-Register Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-17

ROM Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-18

FIFO Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-18

Clocking Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-19

Independent Clock Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-19

Input/Output Clock Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-19

Read/Write Clock Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-20

Single Clock Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-20

Stratix III Device Handbook, Volume 1

Design Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Selecting TriMatrix Memory Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Conflict Resolution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Read During Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Same-Port Read-During-Write Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Mixed-Port Read-During-Write Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Power-Up Conditions and Memory Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Programming File Compatibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Chapter Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4-20

4-21

4-22

4-23

4-24

4-25

Chapter 5. DSP Blocks in Stratix III Devices

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1

DSP Block Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1

Simplified DSP Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-3

Operational Modes Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8

DSP Block Resource Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9

Input Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10

Multiplier and First-Stage Adder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-12

Pipeline Register Stage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-13

Second-Stage Adder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-13

Round and Saturation Stage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-14

Second Adder and Output Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-14

Operational Mode Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-15

Independent Multiplier Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-15

9-, 12-, and 18-Bit Multiplier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-15

36-Bit Multiplier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-18

Double Multiplier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-19

Two-Multiplier Adder Sum Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-21

18 × 18 Complex Multiply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24

Four-Multiplier Adder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-25

High Precision Multiplier Adder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-26

Multiply Accumulate Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-28

Shift Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-29

Rounding and Saturation Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-31

DSP Block Control Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-34

Application Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-35

FIR Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-35

FFT Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-40

Software Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-41

Chapter Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-42

Chapter 6. Clock Networks and PLLs in Stratix III Devices

Altera Corporation

Stratix III Device Handbook, Volume 1

推荐资源

EVC下检测USB连接的消息: 请问各位高人，当我的设备接入到电脑的时候，设备会收到什么消息？设备是wince的系统。...; junliyang 嵌入式系统

自己写的驱动在应用中打开,应用程序界面刷新很慢: 这可能是什么原因,我的驱动中就SetEvent给应用.驱动中有个IST.不知道为什么会这样!! 用串口调试，发现IST在没有中断产生时是阻塞在WaitForSingleObject()这里的。。。。调试信息正常。开 ......; 2512a2512 嵌入式系统

TI 全面认识开关型电源中的BUCK-BOOST功率级: 详细介绍了工作在连续模式和非连续模式下buck-boost功率级的稳态和小信号分析，同时也介绍了标准buck-boost功率级的不同变型，并讨论了功率级对组成部件的要求....; trevor 模拟与混合信号

STM32在USB应用中的IWDG复位处理问题: STM32在USB应用中，发生IWDG复位，如何保证USB设备继续工作，而不发生USB的复位？可否将相关的寄存器保存在电池后备SRAM中？在初始化过程中恢复。...; allanfy stm32/stm8

教你如何用5个I/O实现25个按钮的矩阵键盘: 5个IO口扫出25个键！先别激动，我们再分析一下它的可行性，分析通得过才能真正使用...; 905377346 51单片机

C51使用技巧及实战: 好东西！同大家一起分享！...; 07haoyangde 51单片机

基于倾角传感器设计的帆船姿态仪

　　帆船运动越来越受到人们的重视，如何利用现代科技手段辅助训练，来提高比赛成绩显得尤为重要。从赛场实时采集数据指导训练和减轻帆船教练工作强度方面考虑，设计帆船姿态仪，可使教练员了解每位运动员具体的训练细节，提高工作效率。　　1 帆船姿态仪的系统设计　　基于PIC16F877A设计的帆船姿态仪，能采集帆船行驶过程中的前后仰俯角、左右摇摆角、桅杆旋转角和GPS系统记录帆船行驶轨迹。系统每...[详细]
基于FPGA的数字频率合成器设计与实现

摘要：为了产生稳定激励信号的目的，采用Verilog硬件语言在FPGA上实现了数字频率合成器的设计，该设计包括累加器、波形存储器、AD转换、低通滤波器等；对累加器、波形存储器都进行了仿真，并下载到FPGA中，经A／D转换，滤波，获得了稳定的正弦激励信号。本设计只实现了正弦信号设计，通过对波形存储器数据改变，可以实现任意波形的输出。关键词：FPGA；数字频率合成器；信号发生器；Verilog...[详细]
RIM专利价值33.7亿美元：专家表示怀疑

北京时间7月11日消息，业界专家弗洛里安·穆勒(Florian Mueller)最近撰文，讨论了RIM的专利价值，认为它可能不如想像中值钱。　　本周一，《国际商业时报》刊文称，RIM专利价值33.7亿美元。穆勒认为RIM有3357项专利，如果净价值33.7亿美元，投资者会有许多的疑问。　　穆勒进一步称，RIM正采取一个立场，那就是对自己的产品业务没有多少信心。　　文章谈及Google...[详细]
联发科技与Twitter宣布全球战略合作

【北京讯】2012年7月11日，全球无线通讯及数字媒体 IC 设计领导厂商联发科技股份有限公司 (MediaTek, Inc.) 今日宣布与社交网站领导品牌Twitter展开全球战略合作。联发科技的 MRE 软件平台将预先搭载 Twitter 服务，让广大新兴市场的功能手机用户只要一机在手，就能通过 Twitter 各种应用与服务以享受快速的移动通讯生活。全球移动上网使用量每年不断增加，在新...[详细]
飞兆半导体参展2012便携产品创新技术展

全球领先的高性能功率和移动产品供应商飞兆半导体公司(Fairchild Semiconductor)通过先进的工艺和封装技术，提供大量的功率、模拟和混合信号解决方案。公司将在2012年7月25至26日在深圳会展中心举办的便携产品创新技术展上，重点展示创新移动解决方案。飞兆半导体的展台号码为3B21。便携领域继续呈现高涨的需求，其中智能手机和平板电脑产品尤为突出。飞兆半导体通过高效率设计解决方...[详细]
位移角度传感器原理及其在实际障碍中的应用

　　一、位移角度传感器原理　　角度传感器用来检测角度的。它的身体中有一个孔，可以配合乐高的轴。当连结到RCX上时，轴每转过1/16圈，角度传感器就会计数一次。往一个方向转动时，计数增加，转动方向改变时，计数减少。计数与角度传感器的初始位置有关。当初始化角度传感器时，它的计数值被设置为0，如果需要，你可以用编程把它重新复位。　　二、位移角度传感器实例　　如果把角度传感器连接到马达和轮子...[详细]
三菱电机车用J系EV-IPM和EV T-PM亮相PCIM

　　三菱电机开发给汽车使用的J系列EV-IPM和EV T-PM，在6月19至21日于上海世博展览馆举行的PCIM亚洲展 2012中亮相，吸引众多参观者的目光，纷纷了解这个高性能、超可靠、低损耗的汽车用功率半导体模块。　　受到近几年环保意识提高的影响，混合动力汽车和电动汽车等市场不断扩大。由于对汽车有着很高的安全性要求，因而对用于汽车马达驱动的功率半导体模块，也要求其具有超出普通工业用途的可...[详细]
基于ATMEGA48单片机的仪表步进电机的细分控制原理及应用

　　仪表步进电机　　步进电机是将电脉冲信号转变为角位移或线位移的开环控制元件。在非超载的情况下，电机转速、停止的位置只取决于脉冲信号的频率和脉冲数，而不受负载变化的影响，即给电机某相线圈加一脉冲信号，电机则转过一个步距角。这一线性关系的存在，加上步进电机只有周期性的误差而无累积误差等特点，使得在速度、位置等控制领域用步进电机来控制变得非常简单。虽然步进电机已被广泛地应用，但步进电机并不...[详细]
采用PIC16C54单片机的电话扩音器制作原理简介

　　本控制器以PIC16C54单片机作控制器，使用非常简便：只需将一条电话线经该控制器与扩音器相连，便可在任何一部电话机上遥控扩音器的开闭，进行喊话及宣传，适宜广大农村基层、安装地点相对固定的广播喇叭使用。　　电路见附图。L1、L2接电话线。使用时在任何一部双音频电话机上拨打该线路号码，电话拨通后振铃信号经C1、R2、B2及R4触发VT1，再由R7、C12滤波后送到IC3的RB7，IC...[详细]
超级电容集成优化混合动力公交车动力总成

天然资源的枯竭、空气污染、交通堵塞和矿物燃料价格的上涨等等问题，迫使社会和个人寻求替代运输工具。这当中就有用于公交车和卡车的混合电力、氢气和基于燃料电池的动力系统，例如ISE(San Diego, CA)从1996年以来所生产的那些。　　这些动力系统在整个汽车工业之所以受到欢迎，是因为它们提高了燃油效率，降低了有害排放。ISE公司专长于生产串联混合电力动力系统，其中的引擎完全与动力传动系统脱...[详细]
马达电磁兼容(EMC)的解决方法

马达，特别是带电刷的马达，会产生大量的噪声。电器要满足电磁兼容标准的要求，必须对这些噪声进行处理。解决电磁兼容的手段无非是电容、电感（扼流圈）、电源滤波器和接地。不幸的是，电磁兼容问题通常是在产品已彻底完成设计并组装完毕时发现。这时考虑电磁兼容是十分困难的。制造商不仅面临着时间上的紧迫而且项目预算已经用完，责任工程师已经调到其它项目上，不能随时解决有关的问题。解决这些问题的最好时机是在产品...[详细]
中国移动青岛首次演示TD-LTE

中国移动在青岛展示TD-LTE即拍即传业务，这显示其已在青岛布局TD-LTE网络。新浪科技讯 7月10日消息，在青岛举行的“2012中国国际消费电子博览会”显示，中国移动(微博)已在青岛开始演示TD-LTE技术试验网。此前的2011年，中国移动在上海、杭州、南京、广州、深圳、厦门6个城市启动TD-LTE规模技术展示工作，今年新增北京、天津、青岛三个试验城市，中国移动预计到2012年底...[详细]
综合性能指标优异性的E27 LED照明驱动方案

芯联半导体推出的基于CL1100的5-7W的E27 LED照明驱动系统方案DB2，该驱动模块在满足了小体积(L×W×H=5.1cm×2.1cm×1.8cm)，低待机功耗(﹤300mW)，高安规性能(变压器耐压3750VAC)，和EMI符合EN55022和FCC15(B级)，仍然保持宽电压输入范围(90VAC-265VAC)、优异的线性调整率(0.78%)和负载调整率(3%)以及低输出纹波(﹤...[详细]
高品质的LED制造技术分析

LED制造商中只有一少部分能够制造出高品质的LED。对于只用作简单指示作用的应用，低品质的LED就足以满足要求了。但是在许多要求一致性、可靠性、固态指示或照明等领域里必须采用高品质的LED，特别是在恶劣环境下，例如在高速公路、军用/航空，以及工业应用等。　　在纽约地铁站等环境中，安全要求是很苛刻的，LED必须符合高质量的要求根本因素。　　区分LED质量高低的因素是哪些？如何说出...[详细]
节水型全自动洗衣机电脑控制器

一、引随着全自动洗衣机的不断普及，消费者对其环保节能的要求越来越高，其中最主要的一项指标就是耗水量，人们迫切需要有一种能节水的洗衣机来替代现在的洗衣机，这在全球水资源缺乏的今天尤为重要。我们从这一点切入，通过大量市场调研，设计开发了这款节水型全自动洗衣机电脑控制器。它通过对电脑控制器程序的精心设计，配合整机结构的调整，在不影响整机其它性能的前...[详细]

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多