PTN1206K2182DGWS,PTN1206K2182DGWS pdf中文资料,PTN1206K2182DGWS引脚图,PTN1206K2182DGWS电路-Datasheet-电子工程世界

PTN1206K2182DGWS: 产品描述RESISTOR, THIN FILM, 0.4 W, 0.5 %, 100 ppm, 21800 ohm, SURFACE MOUNT, 1206, CHIP, ROHS COMPLIANT; 产品类别无源元件电阻器; 文件大小102KB，共4页; 制造商Vishay(威世); 官网地址http://www.vishay.com; 标准

下载文档详细参数全文预览

PTN1206K2182DGWS概述

RESISTOR, THIN FILM, 0.4 W, 0.5 %, 100 ppm, 21800 ohm, SURFACE MOUNT, 1206, CHIP, ROHS COMPLIANT

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
Objectid	1628053817
包装说明	SMT, 1206
Reach Compliance Code	compliant
Country Of Origin	USA
ECCN代码	EAR99
YTEOL	7.55
其他特性	ANTI-SULFUR; LASER TRIMMABLE; NON-INDUCTIVE
构造	Rectangular
JESD-609代码	e4
安装特点	SURFACE MOUNT
端子数量	2
最高工作温度	155 °C
最低工作温度	-55 °C
封装高度	0.838 mm
封装长度	3.2 mm
封装形式	SMT
封装宽度	1.6 mm
包装方法	Waffle Pack
额定功率耗散 (P)	0.4 W
额定温度	70 °C
电阻	21800 Ω
电阻器类型	FIXED RESISTOR
尺寸代码	1206
表面贴装	YES
技术	THIN FILM
温度系数	100 ppm/°C
端子面层	Gold (Au) - with Nickel (Ni) barrier
端子形状	WRAPAROUND
容差	0.5%
工作电压	200 V

LPS22HB代码移植: 大家好，我最近在使用lps22hb这颗芯片，发现读到的压力值不对，只有0.7kPa，温度值正确。官方提供了read_data_simple.c的例程，使用的是cube平台，我想使用smt32的库函数。我修改了原文中的platform_write和platform_read两个函数，如下：[code]/*************************************************...; tubujia MEMS传感器

嵌入式系统设计师考试: 一、考试说明　1、考试要求：　　（1）掌握科学基础知识；　　（2）掌握嵌入式系统的硬件、软件知识；　　（3）掌握嵌入式系统分析的方法；　　（4）掌握嵌入式系统设计与开发的方法及步骤；　　（5）掌握嵌入式系统实施的方法　　（6）掌握嵌入式系统运行维护知识；　　（7）了解信息化基础知识、信息技术引用的基础知识；　　（8）了解信息技术标准、安全，以及有关法律的基本知识；　　（9）了解嵌入式技术发展趋势；...; dj0930 嵌入式系统

怨~~~~投诉比赛的公平性，监考老湿跟评委砖家说题目要取长长的。。。。: [i=s] 本帖最后由 paulhyde 于 2014-9-15 04:20 编辑 [/i]今天成绩出来了，一个字“很不爽”，论证如下：1，监考不力，4天3夜那监考老师压根没有见过几次，你吃什么大的呀？！导致了我们组的程序和硬件的方案都给他人抄袭了，虽说一个学校多组人获奖对学校有利，但是这也太黑了吧。老师可以随便帮助，板子可以别人做，程序、硬件都可以抄袭他人，这什么世道啊！你就喜欢一张一张红色的东...; 5号电子竞赛

脉宽调制DC_DC全桥变换器的软开关技术: 脉宽调制DC_DC全桥变换器的软开关技术[url=https://download.eeworld.com.cn/download/qwqwqw2088/562330]下载地址：[size=4][b]脉宽调制DC_DC全桥变换器的软开关技术[/b][/size][/url]...; qwqwqw2088 模拟与混合信号

电力电子高频磁元件关键技术与发展: 电力电子高频磁元件关键技术与发展[b][url=https://download.eeworld.com.cn/download/qwqwqw2088/563603][img]//2.eewimg.cn/download/images/minetype/pdf.gif[/img]电力电子高频磁元件关键技术与发展[/url][/b]...; qwqwqw2088 模拟与混合信号

ISE版本升级后，工程布局布线通不过: 在ISE11.1上建立的工程，后来环境升级到ISE11.5后原来11.1上的工程就不能用了，开始是translate报错，找不到一些约束，我把工程运行中产生的文件删掉后，translate可以通过了，但是布局布线又开始报错，说工程不能满足时序要求，这是什么原因导致的？应该怎么解决呢？...; eeleader-mcu FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多