电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

GUS-SS4ALF-03-2231-B

产品描述Array/Network Resistor, Isolated, Tantalum Nitride/nickel Chrome, 0.4W, 2230ohm, 100V, 0.1% +/-Tol, 25ppm/Cel, Surface Mount, 1519, SOIC-8, ROHS COMPLIANT
产品类别无源元件    电阻器   
文件大小277KB,共4页
制造商TT Electronics plc
官网地址http://www.ttelectronics.com/
标准
下载文档 详细参数 全文预览

GUS-SS4ALF-03-2231-B概述

Array/Network Resistor, Isolated, Tantalum Nitride/nickel Chrome, 0.4W, 2230ohm, 100V, 0.1% +/-Tol, 25ppm/Cel, Surface Mount, 1519, SOIC-8, ROHS COMPLIANT

GUS-SS4ALF-03-2231-B规格参数

参数名称属性值
是否Rohs认证符合
Objectid1544440191
包装说明SMT, 1519
Reach Compliance Codecompliant
Country Of OriginUSA
ECCN代码EAR99
YTEOL7
其他特性PRECISION
构造Miniature
元件功耗0.1 W
第一元件电阻2230 Ω
JESD-609代码e3
制造商序列号SOIC
安装特点SURFACE MOUNT
网络类型ISOLATED
元件数量1
功能数量4
端子数量8
最高工作温度125 °C
最低工作温度-55 °C
封装高度1.626 mm
封装长度4.902 mm
封装形状RECTANGULAR PACKAGE
封装形式SMT
封装宽度3.886 mm
包装方法TR; TUBE
额定功率耗散 (P)0.4 W
额定温度70 °C
电阻2230 Ω
电阻器类型ARRAY/NETWORK RESISTOR
系列SOIC
尺寸代码1519
表面贴装YES
技术TANTALUM NITRIDE/NICKEL CHROME
温度系数25 ppm/°C
温度系数跟踪5 ppm/°C
端子面层Matte Tin (Sn)
端子形状GULL WING
容差0.1%
工作电压100 V
IAR 5.3 FOR 430破解方法和破解器
IAR 5.3 FOR 430破解方法和破解器,大家可以下来看看啊1...
405289282 微控制器 MCU
protell99se如何修改rule,来减小splitplane边界和via最小距离?
各位前辈,小子接触PCB不久,有一个问题求助我在GND层用splitplane画出一块地作为AGND,在这片区域上的 AGND过孔 均与之相连,但是有几个位于splitplane边界的AGND过孔,DRC报错说与GND短路。。。我分析是距离边界过近,于是把报错的via移到距离边界较远的地方,DRC不报错。我想问各位前辈,如何修改这个过孔距离splitplane边界的最小距离,使得DRC不报短路,我...
takeshower PCB设计
TI Hercules 视频
在TI网站上找到的,至今最全的 Hercules How to Tutorial 系列:[table=98%][tr=rgb(235, 235, 235)][td][align=right][align=left][color=#0bbcc][url=http://focus.ti.com/docs/training/catalog/events/event.jhtml?sku=OLT212021...
liyuyao001 微控制器 MCU
仿真器驱动无法安装
r5f100lea的仿真器驱动一直都安装失败,这是什么情况啊??、谁能给我发一个win7的64位的安装包啊???还是有其他办法可以解决啊?:Cry:...
朱晓华 瑞萨电子MCU
谁能帮我分析一下这个矩阵键盘的扫描函数。我最后一句看不出
#include#define uint unsigned int#define uchar unsigned charuchar code tab[]={0xee,0xed,0xeb,0xe7,0xde,0xdd,0xdb,0xd7,0xbe,0xbd,0xbb,0xb7,0x7e,0x7d,0x7b,0x77,};uchar code tab1[]={0x88,0Xbe,0Xc4,0X94,0...
cf2928 单片机
多个wire变量求和问题
请问哪位大侠知道怎么简化多个变量求和的verilog编程?输出为wire。现在我一个一个输入,太麻烦了。程序如下:[color=Red]wire[/color][13:0] a;reg[7:0] b [0:63];...[color=Red]assign[/color] a = b[0]+ b[1]+ b[2]+...+ b[63];...我试过用for语句,可是编译总是通不过。for (j=0;...
collinsw FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 832  1166  1471  1592  1693 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved