fpga - field programmable gate array cpld - apex 20k 1664 macros 488 IO
| 参数名称 | 属性值 |
| 是否无铅 | 含铅 |
| 是否Rohs认证 | 不符合 |
| 厂商名称 | Altera (Intel) |
| 零件包装代码 | BGA |
| 包装说明 | BGA, BGA652,35X35,50 |
| 针数 | 652 |
| Reach Compliance Code | compli |
| JESD-30 代码 | S-PBGA-B652 |
| JESD-609代码 | e0 |
| 长度 | 45 mm |
| 湿度敏感等级 | 3 |
| 专用输入次数 | 4 |
| I/O 线路数量 | 488 |
| 输入次数 | 480 |
| 逻辑单元数量 | 16640 |
| 输出次数 | 480 |
| 端子数量 | 652 |
| 组织 | 4 DEDICATED INPUTS, 488 I/O |
| 输出函数 | MACROCELL |
| 封装主体材料 | PLASTIC/EPOXY |
| 封装代码 | BGA |
| 封装等效代码 | BGA652,35X35,50 |
| 封装形状 | SQUARE |
| 封装形式 | GRID ARRAY |
| 峰值回流温度（摄氏度） | 220 |
| 电源 | 1.8,1.8/3.3 V |
| 可编程逻辑类型 | LOADABLE PLD |
| 传播延迟 | 1.78 ns |
| 认证状态 | Not Qualified |
| 座面最大高度 | 2 mm |
| 最大供电电压 | 1.89 V |
| 最小供电电压 | 1.71 V |
| 标称供电电压 | 1.8 V |
| 表面贴装 | YES |
| 技术 | CMOS |
| 端子面层 | Tin/Lead (Sn/Pb) |
| 端子形式 | BALL |
| 端子节距 | 1.27 mm |
| 端子位置 | BOTTOM |
| 处于峰值回流温度下的最长时间 | 30 |
| 宽度 | 45 mm |
| Base Number Matches | 1 |
电子工程世界版权所有
京B2-20211791
京ICP备10001474号-1
电信业务审批[2006]字第258号函
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
