电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

MO9120DD6-D0F-XXS0-0161132800D

产品描述LVDS Output Clock Oscillator, 161.1328MHz Nom,
产品类别无源元件    振荡器   
文件大小586KB,共8页
制造商KDS大真空
官网地址http://www.kds.info/
标准
下载文档 详细参数 全文预览

MO9120DD6-D0F-XXS0-0161132800D概述

LVDS Output Clock Oscillator, 161.1328MHz Nom,

MO9120DD6-D0F-XXS0-0161132800D规格参数

参数名称属性值
是否Rohs认证符合
Objectid7213000282
Reach Compliance Codeunknown
其他特性STANDBY; ENABLE/DISABLE FUNCTION; COMPLEMENTARY OUTPUT; TR
最长下降时间0.6 ns
频率调整-机械NO
频率稳定性10%
安装特点SURFACE MOUNT
标称工作频率161.1328 MHz
最高工作温度70 °C
最低工作温度-20 °C
振荡器类型LVDS
输出负载50 OHM
物理尺寸3.2mm x 2.5mm x 0.75mm
最长上升时间0.6 ns
最大供电电压3.63 V
最小供电电压2.25 V
表面贴装YES
最大对称度55/45 %

文档预览

下载PDF文档
MO9120
Standard Frequency Differential Oscillator
Features
Applications
31 standard frequencies from 25 MHz to 212.5 MHz
LVPECL and LVDS output signaling types
0.6 ps RMS phase jitter (random) over 12 kHz to 20 MHz bandwidth
Frequency stability as low as ±10 ppm
Industrial and extended commercial temperature ranges
Industry-standard packages: 3.2x2.5, 5.0x3.2 and 7.0x5.0 mmxmm
For any other frequencies between 1 to 625 MHz, refer to MO9121
and MO9122 datasheet
10GB Ethernet, SONET, SATA, SAS, Fibre Channel,
PCI-Express
Telecom, networking, instrumentation, storage, servers
Electrical Characteristics
Parameter and Conditions
Symbol
Min.
Typ.
Max.
Unit
Condition
LVPECL and LVDS, Common Electrical Characteristics
+2.97
Supply Voltage
Output Frequency Range
Vdd
f
+2.25
+2.25
25
-10
Frequency Stability
F_stab
-20
-25
-50
First Year Aging
10-year Aging
Operating Temperature Range
Input Voltage High
Input Voltage Low
Input Pull-up Impedance
Z_in
Start-up Time
Resume Time
Duty Cycle
T_start
T_resume
DC
F_aging1
F_aging10
T_use
-2.0
-5.0
-40
-20
VIH
VIL
70%
2.0
45
Vdd-1.1
Vdd-1.9
+1.2
RMS Period Jitter
T_jitt
RMS Phase Jitter (random)
T_phj
+3.3
+2.5
100
6.0
6.0
+3.63
+2.75
+3.63
212.5
+10
+20
+25
+50
+2.0
+5.0
+85
+70
30%
250
10
10
55
V
V
V
MHz
ppm
ppm
ppm
ppm
ppm
ppm
°C
°C
Vdd
Vdd
ms
ms
%
+25°C
+25°C
Industrial
Extended Commercial
Pin 1, OE or
ST
Pin 1, OE or
ST
Pin 1, OE logic high or logic low, or
ST
logic high
Pin 1,
ST
logic low
Measured from the time Vdd reaches its rated minimum value.
In Standby mode, measured from the time
ST
pin crosses
50% threshold.
Contact KDS for tighter duty cycle
Inclusive of initial tolerance, operating temperature, rated power
supply voltage, and load variations
Termination schemes in Figures 1 and 2 - XX ordering code
See last page for list of standard frequencies
LVPECL, DC and AC Characteristics
Current Consumption
OE Disable Supply Current
Output Disable Leakage Current
Standby Current
Maximum Output Current
Output High Voltage
Output Low Voltage
Output Differential Voltage Swing
Rise/Fall Time
OE Enable/Disable Time
Idd
I_OE
I_leak
I_std
I_driver
VOH
VOL
V_Swing
Tr, Tf
T_oe
+61
+1.6
300
1.2
1.2
1.2
0.6
+69
+35
+1.0
+100
+30
Vdd-0.7
Vdd-1.5
+2.0
500
115
1.7
1.7
1.7
0.85
mA
mA
μA
μA
mA
V
V
V
ps
ns
ps
ps
ps
ps
Excluding Load Termination Current, Vdd = +3.3V or +2.5V
OE = Low
OE = Low
ST
= Low, for all Vdds
Maximum average current drawn from OUT+ or OUT-
See Figure 1(a)
See Figure 1(a)
See Figure 1(b)
20% to 80%, see Figure 1(a)
f = 212.5 MHz - For other frequencies, T_oe = 100ns + 3 period
f = 100 MHz, Vdd = +3.3V or +2.5V
f = 156.25 MHz, Vdd = +3.3V or +2.5V
f = 212.5 MHz, Vdd = +3.3V or +2.5V
f = 156.25 MHz, Integration bandwidth = 12 kHz to 20 MHz, all
Vdds
Excluding Load Termination Current, Vdd = +3.3V or +2.5V
OE = Low
See Figure 2
LVDS, DC and AC Characteristics
Current Consumption
OE Disable Supply Current
Differential Output Voltage
Idd
I_OE
VOD
+250
+47
+350
+55
+35
+450
mA
mA
mV
Daishinku Corp.
Rev. 1.06
1389 Shinzaike, Hiraoka-cho, Kakogawa, Hyogo 675-0194 Japan
+81-79-426-3211
www.kds.info
Revised October 3, 2014
EEWORLD大学堂----直播回放: 英飞凌BMS解决方案,为电动汽车和储能系统保驾护航!
直播回放: 英飞凌BMS解决方案,为电动汽车和储能系统保驾护航!:https://training.eeworld.com.cn/course/67790...
hi5 能源基础设施
探索TE的PCB子系统解决方案
“早上上班匆忙出发,发现忘记关灯,上班路上用手机远程关闭;下班回家的路上用手机打开家里的空调提前调到你喜欢的温度;打开热水器提前烧好热水”。这些家庭生活的场景已经不再是美 ......
EEWORLD社区 无线连接
线路的尖峰毛刺造成FPGA工作不正常
使用EP2C35 FPGA 设计了多个串口工作,出现了几个问题. 第一次, 由于内核电源1.2V 供电不是完整平面,而是带状线供电,EP2C35 在代码容量大的情况下,而且输入FPGA 信号变换频繁, 造成整个EP2C35 ......
eeleader FPGA/CPLD
【晒样片】第一次申请TI样片~
本帖最后由 okhxyyo 于 2015-7-29 13:04 编辑 哈哈,纯粹是看到组织举办活动,响应组织号召去申请的样片。 新手第一次申请样片没经验呀,刚开始用的公网邮箱账户登上去的,结果一直提示我说 ......
okhxyyo TI技术论坛
Keithley台式电源选型需要注意的事项
电气工程师和电路设计人员供电和测试电路系统设计时,DC电源是他们使用的测试测量设备中的标配。那么它有哪些具体功能?怎样才能为应用找到适当的台式电源呢?我们将就从以下3个方面展开探讨 ......
agitek2017 电源技术
解读RF放大器规格:输出电压/电流和1dB压缩点
这篇博文是非射频(RF)与射频放大器规格对比系列博文的第三篇。我在之前的两篇博文中讨论了噪声和双音失真。今天,我们将讨论一个同样重要的话题-放大器的输出限制。对于任何应用中的放大器, ......
maylove 模拟与混合信号

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 646  2126  1581  685  2215  13  43  32  14  45 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved