AND-OR-Invert Gate, TTL, CDIP14,
参数名称 | 属性值 |
是否无铅 | 含铅 |
是否Rohs认证 | 不符合 |
Objectid | 1436030347 |
包装说明 | DIP, DIP14,.3 |
Reach Compliance Code | compliant |
JESD-30 代码 | R-XDIP-T14 |
JESD-609代码 | e0 |
逻辑集成电路类型 | AND-OR-INVERT GATE |
最大I(ol) | 0.016 A |
湿度敏感等级 | 2A |
端子数量 | 14 |
最高工作温度 | 70 °C |
最低工作温度 | |
封装主体材料 | CERAMIC |
封装代码 | DIP |
封装等效代码 | DIP14,.3 |
封装形状 | RECTANGULAR |
封装形式 | IN-LINE |
Prop。Delay @ Nom-Sup | 22 ns |
施密特触发器 | NO |
表面贴装 | NO |
技术 | TTL |
温度等级 | COMMERCIAL |
端子面层 | TIN LEAD |
端子形式 | THROUGH-HOLE |
端子节距 | 2.54 mm |
端子位置 | DUAL |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved