SIT3342ACA2B2-30EY1.000000T,SIT3342ACA2B2-30EY1.000000T pdf中文资料,SIT3342ACA2B2-30EY1.000000T引脚图,SIT3342ACA2B2-30EY1.000000T电路-Datasheet-电子工程世界

SIT3342ACA2B2-30EY1.000000T: 产品描述LVDS Output Clock Oscillator, 1MHz Nom, PQFD-6; 产品类别无源元件振荡器; 文件大小811KB，共19页; 制造商SiTime; 标准

下载文档详细参数全文预览

SIT3342ACA2B2-30EY1.000000T概述

LVDS Output Clock Oscillator, 1MHz Nom, PQFD-6

参数名称	属性值
是否Rohs认证	符合
Objectid	145222816873
包装说明	PQFD-6
Reach Compliance Code	unknown
其他特性	ENABLE/DISABLE FUNCTION
最大控制电压	2.97 V
最小控制电压	0.3 V
最长下降时间	0.47 ns
频率调整-机械	NO
频率偏移/牵引率	800 ppm
频率稳定性	25%
JESD-609代码	e4
线性度	1%
安装特点	SURFACE MOUNT
端子数量	6
标称工作频率	1 MHz
最高工作温度	70 °C
最低工作温度	-20 °C
振荡器类型	LVDS
输出负载	100 OHM
封装等效代码	SOLCC6,.1,43
物理尺寸	3.2mm x 2.5mm x 0.9mm
最长上升时间	0.47 ns
最大供电电压	3.3 V
最小供电电压	2.7 V
标称供电电压	3 V
表面贴装	YES
最大对称度	55/45 %
端子面层	Nickel/Palladium/Gold (Ni/Pd/Au)

嵌入式系统如何与计算机通过以太网连接: 本人在利用DM642EVM上设计了一个算法，想通过网口将计算结果传给计算机，EVM上发送的是标准的IP包，请问计算机端如何接收，请各位高手指点...; jason_zzh 嵌入式系统

设置提醒的建议: 我跟帖，要是有人回复了我，或者我自己发的帖子有新的回复，我希望能得到有一个提醒，这样子会好一些...; kobe1941 为我们提建议&公告

欢迎大家踊跃讨论Soc设计: Soc设计带来的设计方法和EDA工具的变革是非常深远的。欢迎各位一起讨关于Soc设计，可以发表个人观点，自己的文章，经验，提出问题一起谈论等等。...; ys3663391 FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W