P-0805K1292BSTP,P-0805K1292BSTP pdf中文资料,P-0805K1292BSTP引脚图,P-0805K1292BSTP电路-Datasheet-电子工程世界

P-0805K1292BSTP: 产品描述Fixed Resistor, Thin Film, 0.25W, 12900ohm, 100V, 0.1% +/-Tol, 100ppm/Cel, Surface Mount, 0805, CHIP; 产品类别无源元件电阻器; 文件大小94KB，共3页; 制造商Vishay(威世); 官网地址http://www.vishay.com; 标准

下载文档详细参数全文预览

P-0805K1292BSTP概述

Fixed Resistor, Thin Film, 0.25W, 12900ohm, 100V, 0.1% +/-Tol, 100ppm/Cel, Surface Mount, 0805, CHIP

参数名称	属性值
是否Rohs认证	符合
Objectid	231836447
包装说明	CHIP
Reach Compliance Code	compliant
Country Of Origin	USA
ECCN代码	EAR99
YTEOL	8.1
其他特性	ANTI-SULFUR, FLAME PROOF, NON-INDUCTIVE
构造	Rectangular
JESD-609代码	e3
安装特点	SURFACE MOUNT
端子数量	2
最高工作温度	155 °C
最低工作温度	-55 °C
封装高度	0.8382 mm
封装长度	2.032 mm
封装形式	SMT
封装宽度	1.27 mm
包装方法	TR
额定功率耗散 (P)	0.25 W
额定温度	70 °C
电阻	12900 Ω
电阻器类型	FIXED RESISTOR
尺寸代码	0805
表面贴装	YES
技术	THIN FILM
温度系数	100 ppm/°C
端子面层	Matte Tin (Sn) - with Nickel (Ni) barrier
端子形状	WRAPAROUND
容差	0.1%
工作电压	100 V

上海起薪1万招聘多名懂韩语技术支持工程师: Position prefers a Bachelor of Science Degree in Computer Science, Engineering, or equivalent industry related experience.Familiarity with Customer Service Technical Support and/or customer facing/ori...; guoluren200907 求职招聘

创瑞讯通讯技术(上海)招聘嵌入式软件工程师: Senior Software Engineer (Network Protocol Software)Atheros Communications is a leading developer of semiconductor system solutions. The Atheros software development team is looking for an individual ...; turtle_haha 嵌入式系统

请问什么情况会导致CD54HCT00F3A如下故障: [align=left][color=#000000]如图，我们使用[font=Times New Roman]CD54HCT00F3A[/font]的第一个与非门接收输入信号，第二个与非门输出作为片选信号（[font=Times New Roman]CS[/font]低有效）[font=Times New Roman],1[/font]点正常工作时输入为脉宽[font=Times New Rom...; twl99 模拟与混合信号

STM32外部中断问题: 如果我要PA1,PB1,PC1,PD1....同时开启中断的话,如何实现?...; monica150373637 stm32/stm8

一种时钟与功耗管理控制器的硬件实现: [b]摘要[/b]：本文阐述了一种芯片时钟与功耗管理控制器的工作原理，进行了模块划分，采用硬件描述语言实现了设计，并利用Synopsys公司的EDA工具进行了仿真和综合。该控制器已成功应用于东南大学ASIC中心研制的嵌入式处理器芯片Garfield4Plus中，并通过了实际的流片和测试。[b]关键词[/b]：功耗管理；无毛刺切换；时钟控制[b]引言[/b]在SoC芯片设计中，功耗是微处理器芯片是否...; liede FPGA/CPLD

fpga程序问题: module test (a,clk);output a;input clk;reg a=1'b1;parameter i = 1;always@(clk,a)beginwhile(i<250)begin#10 a=~a;#30 a=~a;endi=i+1;endendmodule编译后有这样的错误Error (10049): Verilog HDL error at test.v(13): va...; 顽皮小孩儿 EE_FPGA学习乐园

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ