1241.2061.9.3.9,1241.2061.9.3.9 pdf中文资料,1241.2061.9.3.9引脚图,1241.2061.9.3.9电路-Datasheet-电子工程世界

1241.2061.9.3.9: 产品描述Pushbutton Switch, SPST, Off-on, Latched, 0.2A, 50VDC, 7 PCB Hole Cnt, Solder Terminal, Through Hole-right Angle; 产品类别机电产品开关; 文件大小157KB，共10页; 制造商SCHURTER; 官网地址http://www.schurterinc.com/; 标准

下载文档详细参数全文预览

1241.2061.9.3.9概述

Pushbutton Switch, SPST, Off-on, Latched, 0.2A, 50VDC, 7 PCB Hole Cnt, Solder Terminal, Through Hole-right Angle

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
Objectid	1166125426
Reach Compliance Code	compliant
ECCN代码	EAR99
YTEOL	7.7
执行器角度
执行器长度	0.315 inch
执行器材料	POLYETHER SULFONE
执行器类型	PUSHBUTTON
其他特性	LARGE BUTTON,TRANSPARENT COLOR
主体宽度	7.493 mm
主体高度	20.4978 mm
主体长度或直径	9.4996 mm
套管直径	0.295 inch
喷头长度	0.118 inch
套管类型	UNTHREADED
中心触点材料	BERYLLIUM COPPER
中心触点镀层	SILVER
触点（交流）最大额定R负载	0.2A@60VAC
最大触点电流（交流）	0.2 A
最大触点电流（直流）	0.2 A
触点（直流）最大额定R负载	0.2A@50VDC
触点功能	OFF-ON
触点电阻	0.05 mΩ
最大触点电压（交流）	60 V
最大触点电压（直流）	50 V
电气寿命	500000 Cycle(s)
末端触点材料	BERYLLIUM COPPER
末端触点镀层	SILVER
照明	LED
绝缘电阻	10000000000 Ω
绝缘体材料	POLYAMIDE
JESD-609代码	e3
制造商序列号	HDS
安装特点	THROUGH HOLE-RIGHT ANGLE
最高工作温度	85 °C
最低工作温度	-40 °C
PCB 孔数	7
表面贴装	NO
开关动作	LATCHED
开关功能	SPST
开关类型	PUSHBUTTON SWITCH
端子面层	Matte Tin (Sn)
端子材料	BRASS
端接类型	SOLDER

小型减速电机拆解: [align=center][b][font=宋体][size=14.0pt]小型减速电机拆解[/size][/font][/b][/align][align=center]DIY&分享—GravityShare[/align][align=center][align=center][font=宋体][size=12.0pt][hr][/size][/font][/align][/align][a...; 万有引力平台 DIY/开源硬件专区

AltiumDesigner怎样为4层板输出Gerber文件: [i=s] 本帖最后由 littleshrimp 于 2016-12-19 19:14 编辑 [/i]这里的GP1和GP2是负片，需要特殊设置吗？生成的gerber文件我看到中间的电层和地层还是原来的样子厂家在做的时候这层应该不是这样的吧？或者怎么才能让GND层用正常的方式显示呢（圆点处是透光的，其它地方是铜皮）？...; littleshrimp PCB设计

《Linux驱动入门》学习: 一、典型linux驱动代码包含？驱动程序的注册和注销、设备的打开和释放、设备的读写、设备的控制操作、设备的中断或轮询处理。二、BootLoaderBootloader操作系统内核运行之前运行的一段小程序。常见的BootLoader有：U-Boot、vivi、Blob、RedBoot、ARPBoot等三、编写驱动文件和加载lsmod 命令可以查看已经加载的模块。Insmod XXX.ko 把驱动文件...; vlonson Linux与安卓

国产FPGA高云GW1N-4系列开发板测评之——软件篇2: 对于简单的设计，物理约束我们可能只需要绑定一下管脚、电平，时序约束我们只需要约束一下主时钟即可满足设计和时序的要求，但是对于复杂些的设计，物理约束不仅仅关注管脚电平还需要关注管脚的具体配置，而时序约束也不仅仅是主时钟约束这么简单，往往还有时序例外，输入输出延时等等，一般来说最终的设计往往会充分的消耗FPGA的资源，这样会造成布线时序都会很紧张的情况，可以说一个设计大部分时间都会花在调整时序的路上，...; 打破传统国产芯片交流

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多