电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

XC61FN3512TB-G

产品描述Power Supply Support Circuit, Fixed, 1 Channel, +3.5VV, CMOS, ANTIMONY AND HALOGEN FREE, ROHS COMPLIANT, TO-92, 3 PIN
产品类别电源/电源管理    电源电路   
文件大小670KB,共14页
制造商TOREX(特瑞仕)
官网地址http://www.torex.co.jp/chinese/
标准
下载文档 详细参数 全文预览

XC61FN3512TB-G概述

Power Supply Support Circuit, Fixed, 1 Channel, +3.5VV, CMOS, ANTIMONY AND HALOGEN FREE, ROHS COMPLIANT, TO-92, 3 PIN

XC61FN3512TB-G规格参数

参数名称属性值
是否Rohs认证符合
Objectid1581313720
包装说明, SIP3,.1,50
Reach Compliance Codecompliant
ECCN代码EAR99
其他特性DETECT VOLTAGE: 3.5V
可调阈值NO
模拟集成电路 - 其他类型POWER SUPPLY SUPPORT CIRCUIT
JESD-30 代码R-XBCY-T3
信道数量1
功能数量1
端子数量3
最高工作温度80 °C
最低工作温度-30 °C
封装主体材料UNSPECIFIED
封装等效代码SIP3,.1,50
封装形状RECTANGULAR
封装形式CYLINDRICAL
峰值回流温度(摄氏度)260
电源0.7/10 V
认证状态Not Qualified
最大供电电流 (Isup)0.0042 mA
最大供电电压 (Vsup)10 V
最小供电电压 (Vsup)0.7 V
标称供电电压 (Vsup)1 V
表面贴装NO
技术CMOS
温度等级COMMERCIAL EXTENDED
端子形式THROUGH-HOLE
端子节距1.27 mm
端子位置BOTTOM
阈值电压标称+3.5V
处于峰值回流温度下的最长时间10
Tensilica撰稿EDA参考书,为IC设计师出谋划策
图书出版商TaylorFrancis正在出售两本参考书。据介绍,两书回顾了集成电路设计中所用的设计自动化算法、工具和方法论。   这本题为“Electronic Design Automation Circuits Handbook”的图书由Tensilica公司首席科学家Grant Martin、Cadence Design Systems公司的Louis Scheffer和Cadence Be...
fighting FPGA/CPLD
学习易电源心得
“[align=left][color=#000][font=Helvetica, Arial, sans-serif]易电源纳米模块在一个微小解决方案尺寸中整合了易用性和高性能。纳米模块是目前市场上最小的1A封装。该器件是首款将IC安装在电感上的集成电感解决方案,可以降低电路板空间要求并提高性能,使之成为空间受限及负载点应用的理想选择。纳米模块还具有高性能的特点,包括低输出纹波,低EMI和高效率...
sobaby 模拟与混合信号
C#(v1.1)怎么能够让控件透明呢?C#(v2.0)能做到也行
如题,希望能让label,radiobutton,panel等等控件都透明。就像winxp上的 transparent 属性的效果。不是说alpha值。不用画笔的方式实现。...
rende 嵌入式系统
守护进程
守护进程运行在后台,不与任何控制终端相关联。守护进程通常在系统启动时就运行,它们以root用户或者其他特殊的用户运行,并处理一些系统级的任务。习惯上守护进程的名字通常以d结尾,但这不是必须的,甚至不是通用的。对于守护进程,有两个基本要求:一是必须作为init进程的子进程运行,一是不与任何控制终端交互。下面给出一个守护进程的例子:编译:运行:...
chenbingjy Linux与安卓
咋不见有人玩UCOS-III呢?
实时多任务操作系统uCOS-III的特点1.uCOS-III是一个全新的实时内核,源于世界上最流行的实时内核uC/OS-II,除了提供熟悉的一系列系统服务,全面修订了API接口,使uC/OS-III更直观,更容易使用。该产品可以广泛应用于通信,工业控制,仪器仪表,汽车电子,消费电子,办公自动化设备等的设计开发。2.uCOS-III是一个抢占的多任务内核,支持优先级相同的任务轮询调度。它可以移植到许...
chenzhufly 实时操作系统RTOS
FPGA的多路可控脉冲延迟系统设计
[font=Verdana][b]FPGA的多路可控脉冲延迟系统设计[/b][/font]采用数字方法和模拟方法设计了一种最大分辨率为0.15 ns级的多路脉冲延迟系统,可以实现对连续脉冲信号的高分辨率可控延迟;采用Flash FPGA克服了现有SRAM FPGA系统掉电后程序丢失的缺点,提高了系统反应速度。本系统适用于需要将输入脉冲信号进行精确延迟来产生测试或控制用的连续脉冲信号场合,具有很强的...
aimyself FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 24  608  817  1053  1434 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved