电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

70406-102

产品描述Board Connector, 26 Contact(s), 4 Row(s), Female, Right Angle, 0.079 inch Pitch, Press Fit Terminal, Locking, Receptacle,
产品类别连接器    连接器   
文件大小163KB,共2页
制造商Amphenol(安费诺)
官网地址http://www.amphenol.com/
下载文档 详细参数 全文预览

70406-102概述

Board Connector, 26 Contact(s), 4 Row(s), Female, Right Angle, 0.079 inch Pitch, Press Fit Terminal, Locking, Receptacle,

70406-102规格参数

参数名称属性值
是否Rohs认证不符合
Objectid2142950137
Reach Compliance Codecompliant
ECCN代码EAR99
YTEOL8.6
板上安装选件PEG
主体宽度0.368 inch
主体深度0.833 inch
主体长度0.943 inch
主体/外壳类型RECEPTACLE
连接器类型BOARD CONNECTOR
联系完成配合NOT SPECIFIED
联系完成终止Tin/Lead (Sn/Pb)
触点性别FEMALE
触点材料NOT SPECIFIED
触点模式RECTANGULAR
触点样式SQ PIN-SKT
DIN 符合性NO
滤波功能NO
IEC 符合性NO
绝缘体材料GLASS FILLED LIQUID CRYSTAL POLYMER
JESD-609代码e0
MIL 符合性NO
制造商序列号70406
插接触点节距0.079 inch
匹配触点行间距0.079 inch
混合触点NO
安装选项1LOCKING
安装方式RIGHT ANGLE
安装类型BOARD
连接器数ONE
PCB行数4
装载的行数4
选件GENERAL PURPOSE
PCB接触模式RECTANGULAR
PCB触点行间距2.0066 mm
极化密钥POLARIZED HOUSING
参考标准UL
可靠性COMMERCIAL
端子长度0.114 inch
端子节距2 mm
端接类型PRESS FIT
触点总数26
UL 易燃性代码94V-0
OFDR用于短距离高精度测量
[i=s] 本帖最后由 junnotech 于 2019-2-14 11:04 编辑 [/i][align=left][size=4]OTDR(光时域反射)和OFDR(光频域反射)是光纤通信中常用的两种分析测试技术。OTDR通过向光纤中发射脉冲光,接收从链路上反射回来的光信号测量事件距离、损耗和反射等,在光纤网络故障诊断和运行维护方面有十分广泛的应用。OFDR则是基于光频域分析与光外差检测技术相结...
junnotech 测试/测量
DSP信号输出端加RC的作用
DSP是3.3V 的系统。看到设计中一般会在DSP的EPWM端加RC电路。个人认为这个电路有两个作用,一个是阻高频,还有一个是使信号的上升下降沿更清晰的分开。大家是否有更好的解释。...
安_然 DSP 与 ARM 处理器
区分按键来自哪个USB键盘
请问如何区分按键来自哪个USB键盘,要有详细点的说明,TKS...
fkuepl051 嵌入式系统
CC430F5137和MLX非接触式测温,用的软件模拟IIc通讯,一直调试不通,没有ack,感觉...
同学们好,最近做cc430f5137和mlx90614非接触式测温,软件模拟IIc和硬件IIc模块都尝试了,都收不到ack信号,做了近两个月了,附上模拟IIc的代码,跪求大神解答,希望可以有点实质性的建议,先谢谢了#include "msp430_kyg.h"void Init_CLK(unsigned char nDco)//DCO_CLK 1,8,12,16MHZ---------------...
liutingkd 微控制器 MCU
请教大侠们一个关于Z-stack协议栈下ZigBee节点接收数据频率的问题
我最近做了一个小测试(协议栈用的Z-STACK2.5.1,平台用的CC2530),大概是这样的:网络中三种设备(一个协调器,四个路由和一个终端),终端负责向路由广播数据,路由收到数据后单播转发信息给协调器,协调器通过串口给STM32(这里只上传单播的数据包),stm32再经过网口转发给上位机。为了测试网络的性能,我想尽可能的让终端快速的发广播包以模拟多节点的情况。我设置发送周期为10ms,也就是一...
lychee_fly RF/无线
FPGA实例化问题
各位大神,问个问题哈,如下所示:module test(A,B,C)endmoduletest t1(.A(AX),.B(BX),.C(CX))如上述所示,为实例化test模块,但是我没给A,B,C是值都是变量,我想问一下,这样可以吗?如果可以,开始变量没有赋值时,他按照什么执行呢?...
bioger EE_FPGA学习乐园

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 536  994  1578  1609  1678 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved