电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

CY7C1308DV25-167BZXI

产品描述9-Mbit 4-Word Burst SRAM with DDR-I Architecture
文件大小809KB,共18页
制造商Cypress(赛普拉斯)
下载文档 全文预览

CY7C1308DV25-167BZXI概述

9-Mbit 4-Word Burst SRAM with DDR-I Architecture

【第三批入围名单】兆易创新GD32L233评测活动
【测评详情】兆易创新GD32L233尝鲜体验,开启节能芯时代!【领板日期】请入围网友务必在 2022年1月18日23:59 前,按照下方领奖确认流程完成领奖确认。【领板方式】Step 1 : 微信扫描下方领奖二维码,关注 电子工程世界福利社 ,收到弹出信息;Step 2:依据弹出信息提示,完成领奖确认表单填写。【特别注意】1. 上述两个步骤缺一不可,未完成则视为自动放弃领奖权利。跟帖、回复邮件均视...
EEWORLD社区 GD32 MCU
altera opencl sdk 的license
求问各位大神,怎么下载altera opencl sdk 的license?本科做毕设,急求!还有,如果用Linux系统的话,哪些开发板支持opencl?...
moningWYL Altera SoC
同步设计的FPGA程序关于时钟约束的问题
同步设计的FPGA程序关于时钟约束的问题?在设计过程需呀关注几个问题, 要求整个设计要跑到多少时钟?问题是,这个规则怎么设计?简单的说比如,系统最大要求时钟是50MHZ,那么我们做的程序约束要求是系统最大时钟的多少倍,2 或3 或N?大家有这方面的经验,讨论之第二。 Quartus 关于时序设置界面如下;上面Delay requirements 中几个参数怎样设置,标准是什么?...
eeleader FPGA/CPLD
FPGA加密方案
[align=left]FPGA加密方案[/align][align=left]QQ:344383284[/align]...
阿里波特 安防电子
FPGA设计总结-回顾!
1)FPGA和其他电路的接口部分的时序要处理好,要考虑到信号进入FPGA之前的线路延迟.要想清楚进入FPGA的数据和时钟的相位关系.2) 若FPGA设计中,有全数字锁相环,那么要用示波器测试一下全数字锁相环是否锁定.保证全数字锁相环时正常工作的3)扇出很大的信号,尽量使用全局时钟资源.4)如果系统的时钟频率较高时,尽量采用同步设计....
eeleader FPGA/CPLD
个人想的传感器的趋势
个人觉得后续传感器的趋势:(1)联网化(2)人工智能与专家系统化(3)自发电化希望大家发表意见...
besk 传感器

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 350  1276  1368  1437  1643 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved