电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

55854-207

产品描述Board Connector, 7 Contact(s), 1 Row(s), Male, Right Angle, 0.1 inch Pitch, Solder Terminal, Black Insulator, Receptacle,
产品类别连接器    连接器   
文件大小204KB,共3页
制造商Amphenol(安费诺)
官网地址http://www.amphenol.com/
下载文档 详细参数 全文预览

55854-207概述

Board Connector, 7 Contact(s), 1 Row(s), Male, Right Angle, 0.1 inch Pitch, Solder Terminal, Black Insulator, Receptacle,

55854-207规格参数

参数名称属性值
Objectid2144949659
Reach Compliance Codecompliant
ECCN代码EAR99
YTEOL9.1
主体宽度0.095 inch
主体深度0.16 inch
主体长度0.7 inch
主体/外壳类型RECEPTACLE
连接器类型BOARD CONNECTOR
联系完成配合AU ON NI
联系完成终止TIN (100) OVER NICKEL
触点性别MALE
触点材料PHOSPHOR BRONZE
触点模式RECTANGULAR
触点样式SQ PIN-SKT
DIN 符合性NO
滤波功能NO
IEC 符合性NO
绝缘体颜色BLACK
JESD-609代码e3
MIL 符合性NO
制造商序列号55854
插接触点节距0.1 inch
混合触点NO
安装方式RIGHT ANGLE
安装类型BOARD
连接器数ONE
PCB行数1
装载的行数1
选件GENERAL PURPOSE
PCB接触模式RECTANGULAR
电镀厚度15u inch
参考标准UL
可靠性COMMERCIAL
端子长度0.25 inch
端子节距2.54 mm
端接类型SOLDER
触点总数7
UL 易燃性代码94V-0
EDA实验教材
...
wzt FPGA/CPLD
msp432记录2-uart 与display的使用
sdk讲的非常清楚了,要注意的是display可以选用不同的类型进行输出,暂时先使用串口吧,还可以用lcd,Host,debug等输出类型,这个以后再慢慢探讨UART API接口定义表#include ti/drivers/UART.h#include ti/drivers/uart/UARTMSP432.hUARTMSP432_Object uartMSP432Objects[MSP_EXP43...
fish001 微控制器 MCU
【EEWORLD第七届社区明星人物】9月明星人物姗姗来迟(11月3号刚刚出炉,还热乎的)
首先,在这里向大家抱歉一下,9月明星人物的评选结果迟迟未向大家公布。主要是为了能让明星网友拿到最好的礼物,我们愿意做更多的事情,只希望大家能在EEWORLD感受到这是一个大家庭。(是不是太煽情了)(*^__^*) 嘻嘻…… 好吧 废话不多说,赶快发布获奖名单喽![color=blue]请获奖的网友与管理员小娜(站内信,回帖或者QQ859486713)联系,领取奖品![/color](本期评奖:EE...
EEWORLD社区 为我们提建议&公告
基于FPGA实时视频采集传输系统的时钟约束问题
我做的是基于FPGA的视频采集传输系统,板子是DE2-115,摄像头500W像素,用VerilogHDL 编程在Quratus II中下到板子上,通过VGA接口连接本地模拟显示器以显示实时视频.现在知道时钟出了问题,显示不正确。有哪位知道关于Timing的部分具体该注意些什么...
学堂猫猴子 FPGA/CPLD
【AB32VG1开发板测评】RTC电子时钟
[i=s] 本帖最后由 jinglixixi 于 2021-9-15 00:15 编辑 [/i]AB32VG1内部配有RTC计时器,使用它来计时可免除计时中的进制转换问题,将RTC与OLED屏相结合可轻松地实现电子时钟的功能。以RTC实现电子时钟功能的步骤如下:1. 创建一个基于AB32VG1开发板的RT-Thread新项目;2. 在左侧资源管理器中点击RT-Thread Setting,然后选取...
jinglixixi 国产芯片交流
常见的数字电路Verilog 语言表达
电平敏感的1 位数据锁存器module latch_1(q,d,clk);output q;input d,clk;assign q = clk ? d : q; //时钟信号为高电平时,将输入端数据锁存endmodule带置位和复位端的1 位数据锁存器module latch_2(q,d,clk,set,reset);output q;input d,clk,set,reset;assign q...
eeleader FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 128  211  1000  1068  1160 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved