电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

JTB450-00-1-22-3

产品描述Barrier Strip Terminal Block, 10A, 1 Row(s), 1 Deck(s),
产品类别连接器   
文件大小135KB,共1页
制造商Jite Connectors Inc
标准
下载文档 详细参数 全文预览

JTB450-00-1-22-3概述

Barrier Strip Terminal Block, 10A, 1 Row(s), 1 Deck(s),

JTB450-00-1-22-3规格参数

参数名称属性值
是否Rohs认证符合
Objectid8351941303
Reach Compliance Codeunknown
ECCN代码EAR99
其他特性STANDARD: UL 94V-0, POLYAMIDE
紧固方法SCREW
安装类型BOARD
层数1
行数1
通路数22
额定电流10 A
额定电压300 V
安全认证UL
端子和端子排类型BARRIER STRIP TERMINAL BLOCK
线规14 AWG

文档预览

下载PDF文档
TYPE JTB450
WIRE ENTRANCE: .......................Parallel to PCB
CENTER SPACING: ......................5.08mm / 0.200 in.
5.00mm / 0.197 in.
WIRE RANGE: ..............................14--22 AWG
ELECTRICAL RATING: .................300V, 10A
BREAKDOWN VOLTAGE: .............4,000V
MOLDING: .....................................Polyamide, UL94, V-0
Self Extinguishing
MAX. TORQUE: .............................3lb-in.
WIRE PROTECTOR: .....................Brass, Ni Plated
SCREW: .........................................M3, Steel, Zinc Plated
TERMINAL BODY : ........................Brass, Tin Plated
OPERATING: ..................................-40
O
C to +105
O
C
-40
O
F to + 221
O
F
MAX. SOLDERING: ........................260
O
C , +500
O
F
for 5 seconds
L
0.65(.03)
P
P
P
M3
7.60(.03)
1.10(.04)
3.00(.12)
4.30(.17)
3.80(.15)
JTB450
Styles
00 to 99
0 0
Spacing
1=5.00mm
2=5.08mm
Poles
02 to24
Color
0=Light Grey 1=Black
2=Blue
3=Green
4=Dark Grey
Options*:
M1~M9, For Customer Modification (Please provide sketch).
If more than one option is required, please separate each option with a dash ( ).
J-05-00-V1
P = Center to Center Spacing
Length of Connector (L)
L = No. of Poles X Center Spacing
Dimensions: mm (in.)
3.35(.13)
10.00(.39)
1.60(.06)
Options*
FPGA设计的四种常用思想与技巧
本文讨论的四种常用FPGA/CPLD设计思想与技巧:乒乓操作、串并转换、流水线操作、数据接口同步化,都是FPGA/CPLD逻辑设计的内在规律的体现,合理地采用这些设计思想能在FPGA/CPLD设计工作种取得 ......
rain FPGA/CPLD
磁翻板液位计安装用户应该怎么安装
1、 磁翻板液位计一开始选择安装位置时就应该要注意避开选择远离物料的出口或进口,以离止物料流体因自身局部区域的剧烈变化,而影响液位计的测量结果; 2、当配有远传配套仪表时,需要注意 ......
cfybhd 传感器
为什么我测p1.0只有0.5v,而led1却亮了, 只有p1.1~3是高电平???
#include "io430.h"#include "intrinsics.h" int main( void ) { WDTCTL = WDTPW + WDTHOLD; //禁止看门狗计数 P1DIR = 0xff; P1OUT = 0xf0; while(1) { __delay_cycles(50000); P1O ......
莫华健 微控制器 MCU
Windows CE 5.0的ARMV4I补丁求种
Windows CE 5.0的ARMV4I补丁,名称如下: WinCEPB50-051231-Product-Update-Rollup-Armv4I.msi WinCEPB50-060131-2006M01-Armv4I.msi WinCEPB50-060228-2006M02-Armv4I.msi WinCEPB50- ......
gaoxiao 嵌入式系统
PCB设计中可能遇到的问题及解答
问题: Query:在从原理图更新到PCB的时候,如何保持原有器件的布局? 在Protel中,通常都会遇到需要修改原理图时,如何保持原有PCB板中器件的布局的问题。下面讲述一种有效的方式就是在PCB编辑窗口 ......
songbo PCB设计
八月怎么这么忙
八月怎么这么忙。好多事情要做!就是没时间好好思考些好玩的东西了!:funk:...
DIAG 聊聊、笑笑、闹闹

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2925  1186  1393  1455  136  59  24  29  30  3 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved