电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

BZX55C8V2

产品描述8.2 V, 0.5 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, DO-35
产品类别半导体    分立半导体   
文件大小147KB,共3页
制造商Good-Ark
官网地址http://www.goodark.com/
下载文档 全文预览

BZX55C8V2在线购买

供应商 器件名称 价格 最低购买 库存  
BZX55C8V2 - - 点击查看 点击购买

BZX55C8V2概述

8.2 V, 0.5 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, DO-35

文档预览

下载PDF文档
BZX55 ...
SILICON PLANAR ZENER DIODES
Features
Silicon Planar Zener Diodes
The Zener voltages are graded according to the international
E 24 standard. Other voltage tolerances and higher Zener
voltages on request.
DIM ENSIONS
DIM
A
B
C
D
inches
Min.
-
-
-
1.083
Max.
0.154
0.075
0.020
-
Min.
-
-
-
27.50
mm
Max.
3.9
1.9
0.52
-
Note
Absolute Maximum Ratings
(T
a
=25
)
Symbols
Values
Units
Zener current see Table "Characteristics"
Power dissipation at T
amb
=25
Junction temperature
Storage temperature range
P
tot
T
j
T
S
500
1)
mW
175
-55 to +175
Note:
(1) Valid provided that leads are kept at ambient temperature at a distance of 8 mm from case.
Characteristics
Thermal resistance
junction to ambient Air
at
T
amb
=25
Symbols
Min.
Typ.
Max.
Units
R
thA
V
F
-
-
-
-
0.3
1)
K/mW
V
Forward voltage at I
F
=100mA
1.0
Note:
(1) Valid provided that leads are kept at ambient temperature at a distance of 8 mm from case.
1
Wince RAS拨号属性的设置
在Wince里创建了cmnet进行GPRS拨号连接,但是连接属性里的拨号地点默认是“单位”,这样会导致拨号码前多了一个“9”,变成“9,*99***1#”,拨号连接不成功。必须手动将拨号地点改为“住宅”才 ......
lsbhjl 嵌入式系统
特权同学写的sdram控制器读出的数据全是FF?
最近在用特权同学写的sdram控制器,但是串口读出的数据全是FF,不知道出错在什么地方?用没用过调通的朋友,不吝赐教,万分感谢啊...
baoluo8663 FPGA/CPLD
lstAdd的使用问题!
SESSION_POS_S *pTestpos1, *pTestpos2, *pTestpos3, *pPos; LIST *pMyList = NULL; int NodeIndex = 0; DPRINT("-------- lstAdd测试 -------"); p ......
glj1001 嵌入式系统
又忘掉了,输出状态上下拉电阻还起作用不?
又忘掉了,输出状态上下拉电阻还起作用不? IO口设置为输出,使能上下拉电阻,起作用不?...
wangfuchong 微控制器 MCU
高手帮忙看一下这程序
#include<reg51.h> // 包含51单片机寄存器定义的头文件unsigned char code Tab={0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90}; //数字0~9的段码unsigned char int_time ; //中断次 ......
飞利浦 51单片机
Verilog HDL信号类型不一致
module main ( ....); wire clk1MHz; // 产生1MHz的时钟波形 // 输入为20MHz的时钟 clock_divider instT1MHz ( .rst_n(rst_n), .clk_in(clk), .clk_ ......
anstxfw FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 403  2433  2099  200  616  22  9  15  50  38 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved