电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

2020N430Z101VM

产品描述Ceramic Capacitor, Multilayer, Ceramic, 100V, 80% +Tol, 20% -Tol, C0G, -/+30ppm/Cel TC, 0.000043uF, 2020,
产品类别无源元件    电容器   
文件大小56KB,共4页
制造商Knowles
官网地址http://www.knowles.com
下载文档 详细参数 全文预览

2020N430Z101VM概述

Ceramic Capacitor, Multilayer, Ceramic, 100V, 80% +Tol, 20% -Tol, C0G, -/+30ppm/Cel TC, 0.000043uF, 2020,

2020N430Z101VM规格参数

参数名称属性值
是否Rohs认证不符合
Objectid877795831
包装说明, 2020
Reach Compliance Codecompliant
ECCN代码EAR99
电容0.000043 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
高度4.57 mm
长度5.08 mm
多层Yes
负容差20%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形式SMT
包装方法Bulk
正容差80%
额定(直流)电压(URdc)100 V
系列2020N(18,1/200V)
尺寸代码2020
温度特性代码C0G
温度系数30ppm/Cel ppm/°C
宽度5.08 mm
VS 2005编译 tcpmp 0.72中的common出现module machine type 'THUMB' conflicts with target
我设置自己的SDK就出现这个错误:module machine type 'THUMB' conflicts with target machine type 'ARM'使用PPC 2003的就可以,这个是怎么回事?...
wj54321 嵌入式系统
大型设计中FPGA的多时钟设计策略
利用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何进行布线,本文将对这些设计策略深入阐述。 FPGA设计的第一步是决定需要什么样的时钟速率,设计中最快的时钟将确定FPGA必须能处理的时钟速率。最快时钟速率由设...
呱呱 FPGA/CPLD
求助:JTAG调试没问题,下载到目标板却不能正确运行
用F149做了数据采集程序,用JTAG download到目标板上,调试运行正确。退出调试后,拔掉JTAG连线,让目标板自带电源运行(3.3V),好像程序运行不了,反正结果不正确。请个位大虾指点!...
flywing 微控制器 MCU
电源芯片换型
电路板电源芯片换型应该考虑的问题?...
zhonghuadianzie PCB设计
帮忙解释两句程序,关于IO口的
帮忙解释两句程序,关于IO口的。作为小白,用stm32的时候一直用的是库函数,所以遇到这两句就蒙圈了,快来一波大神砸死我吧~1. GPIOG->MODER&=~(3MODER|=0MODER&=~(3MODER|=1<<9*2;...
shijizai stm32/stm8
u盘扩容检测工具
u盘扩容检测工具...
785180572 DSP 与 ARM 处理器

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 56  66  609  1300  1427 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved