电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

RN732ETTDD4533B50

产品描述Fixed Resistor, Thin Film, 0.25W, 453000ohm, 200V, 0.1% +/-Tol, 50ppm/Cel, Surface Mount, 1210, CHIP, ROHS COMPLIANT
产品类别无源元件    电阻器   
文件大小113KB,共2页
制造商KOA(兴亚)
标准  
下载文档 详细参数 全文预览

RN732ETTDD4533B50概述

Fixed Resistor, Thin Film, 0.25W, 453000ohm, 200V, 0.1% +/-Tol, 50ppm/Cel, Surface Mount, 1210, CHIP, ROHS COMPLIANT

RN732ETTDD4533B50规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
Objectid1809818966
包装说明CHIP, ROHS COMPLIANT
Reach Compliance Codecompliant
Country Of OriginJapan
ECCN代码EAR99
YTEOL1.31
其他特性ULTRA PRECISION
构造RECTANGULAR PACKAGE
JESD-609代码e3
安装特点SURFACE MOUNT
端子数量2
最高工作温度155 °C
最低工作温度-55 °C
封装高度0.6 mm
封装长度3.2 mm
封装形状RECTANGULAR PACKAGE
封装形式SMT
封装宽度2.5 mm
包装方法TR, PAPER, 10 INCH
额定功率耗散 (P)0.25 W
额定温度70 °C
电阻453000 Ω
电阻器类型FIXED RESISTOR
尺寸代码1210
表面贴装YES
技术THIN FILM
温度系数50 ppm/°C
端子面层Matte Tin (Sn) - with Nickel (Ni) barrier
端子形状WRAPAROUND
容差0.1%
工作电压200 V

文档预览

下载PDF文档
thin (metal) film flat chip resistors
EU
features
Nickel chromium thin film resistor element
Products with lead-free terminations meet
EU RoHS requirements
dimensions and construction
c
L
c
Type
(Inch Size Code)
L
.039
+.004
-.002
(1.0
+0.1
)
-0.05
Dimensions
inches
(mm)
W
c
d
.02±.002 .008±.004
(0.5±0.05) (0.2±0.1)
.01
+.002
-.004
(0.25
+0.05
)
-0.1
t
.014±.002
(0.35±0.05)
RN73 1E
(0402)
Solder
Plating
Ni
Plating
W
RN73 1J
(0603)
RN73 2A
(0805)
.063±.008 .031±.004 .012±.004 .012±.004 .018±.004
(1.6±0.2)
(0.8±0.1)
(0.3±0.1) (0.45±0.1)
(0.3±0.1)
.079±.008 .049±.008 .016±.008
(2.0±0.2) (1.25±0.2) (0.4±0.2)
.02±.012
(0.5±0.3)
.012
+.008
-.004
(0.3
+0.2
)
-0.1
.016
+.008
-.004
(0.4
+0.2
-0.1
)
t
d
Protective
Coating
Resistive Inner
Film
Electrode
Ceramic
Substrate
Derating Curve
100
80
% Rated Power
60
40
20
0
-60 -40
-55
% Rated Power
EOL
RN73 2B
(1206)
RN73 2E
(1210)
.063±.008
.126±.008
(1.6±0.2)
(3.2±0.2)
.098±.008
(2.5±0.2)
100
80
60
1E, 1J (75°C)
2A (80°C)
2B (85°C)
2E (95°C)
.02±.004
(0.5±0.1)
.024±.004
(0.6±0.1)
40
20
-20
0
20
40
60
80
100
70
Ambient Temperature
(°C)
120 140
155
0
-60 -40
-55
-20
0
80
100 120 140
75 85 95
155
Terminal Part Temperature
(°C)
40
60
20
For resistors operated at an ambient temperature of 70°C or above, a
power rating shall be derated in accordance with the above derating curve.
ordering information
RN73
Type
2B
Size
1E
1J
2A
2B
2E
T
Termination
Material
T: Sn
L: SnPb
TE
For resistors operated terminal part temperature of described for each size
or above, a power rating shall be derated in accordance with derating curve.
Please refer to “Introduction of the derating curves based on the terminal
part temperature” in the beginning of our catalog before use.
1002
Nominal
Resistance
3 significant
figures + 1
multiplier
“R” indicates
decimal on
value <100Ω
B
Tolerance
A: ±0.05%
B: ±0.1%
C: ±0.25%
D: ±0.5%
F: ±1.0%
25
T.C.R.
(ppm/°C)
05
10
25
50
100
Packaging
TP: 0402: 7" 2mm pitch punch paper
TD: 0603, 0805, 1206, 1210:
7" 4mm pitch punched paper
TDD: 0603, 0805, 1206, 1210:
10" paper tape
TE: 0805, 1206, 1210:
7" embossed plastic
TED: 0805, 1206, 1210:
10" embossed plastic
For further information on packaging, please
refer to Appendix A
Specifications given herein may be changed at any time without prior notice. Please confirm technical specifications before you order and/or use.
4/17/20
KOA Speer Electronics, Inc.
• 199 Bolivar Drive • Bradford, PA 16701 • USA • 814-362-5536 • Fax: 814-362-8883 • www.koaspeer.com
resistors
End of Life
Recommended Replacement RN73R
RN73
我要用VB做一个监控程序
我要用VB做一个监控程序,监控单片机发会来的电压,舵机转角,和电机的速度,每20ms发送一次,我该怎么做,数据怎么处理,串口通信我也不懂,谁能帮忙啊,...
loolen 嵌入式系统
【第三批入围名单】兆易创新GD32L233评测活动
【测评详情】兆易创新GD32L233尝鲜体验,开启节能“芯”时代! 【领板日期】请入围网友务必在 2022年1月18日23:59 前,按照下方领奖确认流程完成领奖确认。 【领板方式】 ......
EEWORLD社区 GD32 MCU
altera opencl sdk 的license
求问各位大神,怎么下载altera opencl sdk 的license?本科做毕设,急求! 还有,如果用Linux系统的话,哪些开发板支持opencl? ...
moningWYL FPGA/CPLD
同步设计的FPGA程序关于时钟约束的问题
同步设计的FPGA程序关于时钟约束的问题? 在设计过程需呀关注几个问题, 要求整个设计要跑到多少时钟? 问题是,这个规则怎么设计?简单的说比如,系统最大要求时钟是50MHZ, 那么我们做的 ......
eeleader FPGA/CPLD
FPGA加密方案
FPGA加密方案QQ:344383284 ...
阿里波特 工业自动化与控制
FPGA设计总结-回顾!
1)FPGA和其他电路的接口部分的时序要处理好,要考虑到信号进入FPGA之前的线路延迟.要想清楚进入FPGA的数据和时钟的相位关系. 2) 若FPGA设计中,有全数字锁相环,那么要用示波器测试一下全数字锁相 ......
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 274  1904  491  451  1983  6  39  10  40  57 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved