PRA100C3-72K3DBN,PRA100C3-72K3DBN pdf中文资料,PRA100C3-72K3DBN引脚图,PRA100C3-72K3DBN电路-Datasheet-电子工程世界

PRA100C3-72K3DBN: 产品描述Array/Network Resistor, Bussed, Thin Film, 0.1W, 72300ohm, 50V, 0.5% +/-Tol, -10,10ppm/Cel, 1206,; 产品类别无源元件电阻器; 文件大小80KB，共5页; 制造商Vishay(威世); 官网地址http://www.vishay.com; 标准

下载文档详细参数全文预览

PRA100C3-72K3DBN概述

Array/Network Resistor, Bussed, Thin Film, 0.1W, 72300ohm, 50V, 0.5% +/-Tol, -10,10ppm/Cel, 1206,

参数名称	属性值
是否Rohs认证	符合
Objectid	981134811
包装说明	SMT, 1206
Reach Compliance Code	compliant
Country Of Origin	France
ECCN代码	EAR99
YTEOL	8
构造	Chip
JESD-609代码	e2
网络类型	Bussed
端子数量	6
最高工作温度	155 °C
最低工作温度	-55 °C
封装高度	0.4 mm
封装长度	3 mm
封装形式	SMT
封装宽度	1.6 mm
额定功率耗散 (P)	0.1 W
电阻	72300 Ω
电阻器类型	ARRAY/NETWORK RESISTOR
系列	PRA (CNW)
尺寸代码	1206
技术	THIN FILM
温度系数	10 ppm/°C
端子面层	Tin/Silver (Sn/Ag) - with Nickel (Ni) barrier
容差	0.5%
工作电压	50 V

学习单片机的步骤: 学习单片机的步骤学习使用单片机就是理解单片机硬件结构，以及内部资源的应用,在汇编或C语言中学会各种功能的初始化设置，以及实现各种功能的程序编制。第一步：数字I/O的使用使用按钮输入信号，发光二极管显示输出电平，就可以学习引脚的数字I/O功能，在按下某个按钮后，某发光二极管发亮，这就是数字电路中组合逻辑的功能，虽然很简单，但是可以学习一般的单片机编程思想，例如，必须设置很多寄存器对引脚进行初始化处理...; SZEDUCN 单片机

利用WEBENCH设计FPGA（现场可编程门阵列）电源: 现代FPGA可能有很多的负载，这些负载会使得供电电源的设计很复杂。除了电压和电流的要求外，每个负载在纹波电压、噪音过滤、电源隔离和软启动等方面都有详细要求。由于负载的高电流需求，通常都会要求使用高效直流/直流开关电源，但必须对噪声和电压纹波加以控制。选择的电源结构可能在输入电源和负载稳压器间引入一个或多个中间电压轨。中间电压轨和负载稳压器的选择会影响整个电源系统设计的效率、占位面积和成本。此外，为...; qwqwqw2088 模拟与混合信号

【西安】承接单片机项目开发: 本人从事嵌入式开发，熟悉51、AVR、STM32、PIC、MSP430单片机的开发。现手上项目快要做完了，寻求承接项目或者兼职工作。联系方式西安 QQ407865665 联系电话：13468625274...; zhiwenjing 求职招聘

TI PD解决方案在安防市场的应用: POE即Power Over Ethernet, 是指无需使用额外电源线而通过以太网网线供电的方案。此方案广泛应用于安防摄像头, 网络视频存储等场合。POE标准的发展过程经历了2003年IEEE 802.3af标准的发布，2009年IEEE 802.3at的发布，以及2018 年IEEE 802.3bt标准的发布。在POE的系统架构分为PSE (Power Sourcing Equipment) ...; 火辣西米秀微控制器 MCU

顶层锡膏层，元件不显示: pads，画了一个图，生成gerber，发现顶层锡膏层，其中一个元件没有显示。虽然，对板子本身没影响。但还是想查一下。这个封装是新画的。查看引脚焊盘属性。和其他封装相比，层设置有所不同。别的封装只有mounted side， inner layers， opposite side。而这个异常封装，层数更多，包括paste mask top。应该就是因为这个了。在焊盘的设置中，如果不包含paste...; ienglgge PCB设计

关于MegaWizard Plug的一个疑问: 新手，最近遇到这么一个情况：芯片是Altera公司Cyclone族的FPGA，外部时钟频率是27M，有一个程序块需要10M的时钟，用Quatus里MegaWizard Plug的ALTPLL模块对外部时钟分频时发现竟然不能实现，原因是Post divider max count exceeded，但是如果芯片选Stratix的，就没有问题，请教这是为什么，该怎么办？怎么得到所需要的时钟频率？另外再...; wmwby FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多