电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

T83C225K025ASZS

产品描述CAPACITOR, TANTALUM, SOLID, POLARIZED, 25V, 2.2uF, SURFACE MOUNT, 2312, CHIP, ROHS COMPLIANT
产品类别无源元件    电容器   
文件大小114KB,共9页
制造商Vishay(威世)
官网地址http://www.vishay.com
标准  
下载文档 详细参数 全文预览

T83C225K025ASZS概述

CAPACITOR, TANTALUM, SOLID, POLARIZED, 25V, 2.2uF, SURFACE MOUNT, 2312, CHIP, ROHS COMPLIANT

T83C225K025ASZS规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
Objectid2135685137
包装说明, 2312
Reach Compliance Codecompliant
ECCN代码EAR99
电容2.2 µF
电容器类型TANTALUM CAPACITOR
介电材料TANTALUM (DRY/SOLID)
JESD-609代码e4
制造商序列号T83
安装特点SURFACE MOUNT
负容差10%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形状RECTANGULAR PACKAGE
包装方法TR, 7 INCH
极性POLARIZED
正容差10%
额定(直流)电压(URdc)25 V
尺寸代码2312
表面贴装YES
Delta切线0.06
端子面层Gold (Au)
端子形状J BEND

文档预览

下载PDF文档
T83
www.vishay.com
Vishay Sprague
Solid Tantalum Surface Mount
T
ANTAMOUNT®
, Molded Case, Hi-Rel COTS
FEATURES
• Terminations: 100 % matte tin and tin/lead
• Standard EIA 535BAAC case sizes (A through E)
• Weibull grading and surge current test options
• Standard and low ESR options
• Mounting: Surface mount
• Compliant to RoHS Directive 2002/95/EC
• Moisture sensitivity level 1
Note
*
Pb containing terminations are not RoHS compliant, exemptions
may apply
PERFORMANCE/ELECTRICAL CHARACTERISTICS
www.vishay.com/doc?40088
Operating Temperature:
- 55 °C to + 125 °C
(above 85 °C, voltage derating is required)
Capacitance Range:
0.1 μF to 470 μF
Capacitance Tolerance:
± 10 %, ± 20 %
Voltage Rating:
4 V
DC
to 63 V
DC
ORDERING INFORMATION
T83
TYPE
D
CASE
CODE
See
Ratings
and
Case
Codes
table.
107
CAPACITANCE
This is expressed
in picofarads. The
first two digits are
the significant
figures. The third
is the number of
zeros to follow.
K
CAPACITANCE
TOLERANCE
K = ± 10 %
M = ± 20 %
010
DC VOLTAGE
RATING AT + 85 °C
This is expressed in
volts. To complete
the three-digit block,
zeros precede the
voltage rating. A
decimal point is
indicated by an “R”
(6R3 = 6.3 V).
E
TERMINATION
AND PACKAGING
C: Matte tin/7"
(178 mm) reels
H: Matte tin/7"
(178 mm), ½ reel
E: Tin/lead /7"
(178 mm) reel
L: Tin/lead/7"
(178 mm), ½ reel
A
RELIABILITY
LEVEL
A = 1.0 %
B = 0.1 %
C = 0.01 %
S = Hi-Rel
standard
Z = Non-ER
A
SURGE
CURRENT
A = 10 cycles at
+ 25 °C
B = 10 cycles at
- 55 °C/+ 85 °C
Z = None
S = 3 cycles
at + 25 °C
S
ESR
S = Std
L = Low
DIMENSIONS
in inches (millimeters)
L
W
T
H
(MIN.)
H
P
T
W
CASE CODE
A
B
C
D
E
EIA SIZE
3216-18
3528-21
6032-28
7343-31
7343-43
L
0.126 ± 0.008
[3.2 ± 0.20]
0.138 ± 0.008
[3.5 ± 0.20]
0.236 ± 0.012
[6.0 ± 0.30]
0.287 ± 0.012
[7.3 ± 0.30]
0.287 ± 0.012
[7.3 ± 0.30]
W
0.063 ± 0.008
[1.6 ± 0.20]
0.110 ± 0.008
[2.8 ± 0.20]
0.126 ± 0.012
[3.2 ± 0.30]
0.169 ± 0.012
[4.3 ± 0.30]
0.169 ± 0.012
[4.3 ± 0.30
H
0.063 ± 0.008
[1.6 ± 0.20]
0.075 ± 0.008
[1.9 ± 0.20]
0.098 ± 0.012
[2.5 ± 0.30]
0.110 ± 0.012
[2.8 ± 0.30]
0.157 ± 0.012
[4.0 ± 0.30]
P
0.031 ± 0.012
[0.80 ± 0.30]
0.031 ± 0.012
[0.80 ± 0.30]
0.051 ± 0.012
[1.3 ± 0.30]
0.051 ± 0.012
[1.3 ± 0.30]
0.051 ± 0.012
[1.3 ± 0.30]
T
W
0.047 ± 0.004
[1.2 ± 0.10]
0.087 ± 0.004
[2.2 ± 0.10]
0.087 ± 0.004
[2.2 ± 0.10]
0.094 ± 0.004
[2.4 ± 0.10]
0.094 ± 0.004
[2.4 ± 0.10]
T
H
(MIN.)
0.028
[0.70]
0.028
[0.70]
0.039
[1.0]
0.039
[1.0]
0.039
[1.0]
Revision: 26-Jan-12
Document Number: 40077
118
For technical questions, contact:
tantalum@vishay.com
THIS DOCUMENT IS SUBJECT TO CHANGE WITHOUT NOTICE. THE PRODUCTS DESCRIBED HEREIN AND THIS DOCUMENT
ARE SUBJECT TO SPECIFIC DISCLAIMERS, SET FORTH AT
www.vishay.com/doc?91000
请教高手关于cpld的问题
cpld的接+3.3V和地的引脚部分在上电时或下载程序就冒烟,但板子上好象没有短路现象,请问有谁遇到过类似情况,请指教下!万分感谢!...
hypetrel FPGA/CPLD
在摇篮中被扼杀,还是破茧而出?
06年5月上海青越软件有限公司正式启动了PCB软件青越锋的研发,08年10月开始上市销售。至今也不过3、4年光景,与Cadence、Mentor、Altium之类动辄十几年、二十几年历史相比,青越锋不过是摇篮中 ......
winnies PCB设计
为什么我的程序会这样?
我用的是s3c44b0,做led灯实验(循环点亮),在axd中调试可以成功。然后将.axf文件用flashprogrammer烧录进板子,发现拔掉jtag后,灯无法循环点亮。我一开始以为是ro-base设置有关系,因为在axd ......
2315862 嵌入式系统
求ucosII /gui 通过vc++ 移植到pc机上的具体步骤
这方面接触的比较少 完全没头绪 求大神指点 ...
吃吃吃包子 DSP 与 ARM 处理器
6410 NK运行与USB下载问题?
我现在自己做了块6410的板子,现在的情况是这样的:在三星提供的BSP中,NK有三种速度,第一种是532MHz,133MHz,66.5MHz,第二种是600MHz,150MHz,75MHz,第三种是666MHz,133MHz,66.5MHz。我用第1 ......
wangyurui 嵌入式系统
pcb设计中的问题
我想问一下这个图中的Ground plane removed under Vin-是什么意思,是pcb设计中铺地的时候要把V-隔开的意思吗?为什么要隔开呢? ...
星星brisk PCB设计

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 582  2794  275  1096  1320  12  57  6  23  27 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved