电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

AXC22HRYS

产品描述Card Edge Connector, 22 Contact(s), 1/2 LOADED Row(s), Straight, 0.1 inch Pitch, Wire Wrap Terminal, Hole .125-.137, Green Insulator, Receptacle
产品类别连接器    连接器   
文件大小640KB,共5页
制造商Sullins Connector Solutions
下载文档 详细参数 全文预览

AXC22HRYS概述

Card Edge Connector, 22 Contact(s), 1/2 LOADED Row(s), Straight, 0.1 inch Pitch, Wire Wrap Terminal, Hole .125-.137, Green Insulator, Receptacle

AXC22HRYS规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
Objectid1157018318
Reach Compliance Codecompliant
ECCN代码EAR99
其他特性NONE
板上安装选件MOUNTING FLANGE
主体宽度0.33 inch
主体深度0.431 inch
主体长度3.075 inch
主体/外壳类型RECEPTACLE
连接器类型CARD EDGE CONNECTOR
联系完成配合NOT SPECIFIED
联系完成终止Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点材料NOT SPECIFIED
触点模式RECTANGULAR
触点电阻10 mΩ
触点样式BELLOWED TYPE
介电耐压600VDC V
最大插入力4.448 N
绝缘电阻5000000000 Ω
绝缘体颜色GREEN
绝缘体材料GLASS FILLED POLYPHENYLENE SULFIDE
JESD-609代码e0
插接触点节距0.1 inch
安装选项1HOLE .125-.137
安装选项2HORIZONTAL DRILL
安装方式STRAIGHT
安装类型BOARD
连接器数ONE
PCB行数1,(1/2 LD)
装载的行数1/2 LOADED
最高工作温度150 °C
最低工作温度-65 °C
PCB接触模式RECTANGULAR
电镀厚度30u inch
额定电流(信号)3 A
可靠性COMMERCIAL
端子长度0.44 inch
端子节距2.54 mm
端接类型WIRE WRAP
触点总数22
撤离力-最小值.278 N

文档预览

下载PDF文档
This Material Copyrighted By Its Respective Manufacturer

推荐资源

CCS3.3下XDS510U怎么无法连接DM642的板啊?
Error connecting to the target: Error 0x80002240/-121 Fatal Error during: Initialization, OCS, Control, This error was generated by TI's USCIF driver. SC_ERR_CMD_HANDLE A ......
liuyong116 DSP 与 ARM 处理器
TI电源设计小贴士视频合辑(中文字幕)
video platformvideo managementvideo solutionsvideo player...
qwqwqw2088 模拟与混合信号
为什么不能包含complete 2d library
windML 3.0 也装了, windML库函数也生成了, 为什么"complete 2d library"组件总是斜体的,不能包含,而其它的windML组件都能正常包含呢,比如"necessary 2d library",...
shiminghu 嵌入式系统
如何构建基于人工智能的汽车时代
翻译自——semiwiki 今天的社会正变得越来越以多媒体为中心、依赖更多的数据和自动化。自动驾驶系统正在加速普及。自动化、分析化和智能化正在从人类转向“特定于机器&rd ......
okhxyyo 机器人开发
MSP430可以用C++进行通信吗
小弟毕业设计使用C++编写控制程序,而MSP430只是用作数据采集和发送,可以看做单纯的通信模块,我该怎么在C++中调用MSP430获得的传感器数据,并用其输出做PWM控制一个小电机呢,而且数据处理是 ......
zjc8912486 微控制器 MCU
ATAPI-6和7标准手册的错误?
TAP6或7的寄存器访问时序中,有一个错误如下(我认为是错误) 见下图片2 jpg 而参照的下图3.jpg是cirrus公司的ARM9有关IDE接口时序的不同(DIOR-/DIOW-这个引脚时序和标准相反) 因为DIOR-/DI ......
lvben5d FPGA/CPLD

热门文章更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1662  925  1936  581  2442  34  19  39  12  50 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved