电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

70V7339S200BC8

产品描述sram 512k X 18, 9M
产品类别半导体    其他集成电路(IC)   
文件大小224KB,共21页
制造商IDT(艾迪悌)
官网地址http://www.idt.com/
下载文档 详细参数 全文预览

70V7339S200BC8在线购买

供应商 器件名称 价格 最低购买 库存  
70V7339S200BC8 - - 点击查看 点击购买

70V7339S200BC8概述

sram 512k X 18, 9M

70V7339S200BC8规格参数

参数名称属性值
ManufactureIDT (Integrated Device Technology)
产品种类
Product Category
SRAM
RoHSN
封装 / 箱体
Package / Case
CABGA-256
系列
Packaging
Reel
工厂包装数量
Factory Pack Quantity
1000

文档预览

下载PDF文档
HIGH-SPEED 3.3V 512K x 18
SYNCHRONOUS
BANK-SWITCHABLE
DUAL-PORT STATIC RAM
WITH 3.3V OR 2.5V INTERFACE
Features:
IDT70V7339S
512K x 18 Synchronous Bank-Switchable Dual-ported
SRAM Architecture
64 independent 8K x 18 banks
– 9 megabits of memory on chip
Bank access controlled via bank address pins
High-speed data access
– Commercial: 3.4ns (200MHz)/3.6ns (166MHz)/
4.2ns (133MHz) (max.)
– Industrial: 3.6ns (166MHz)/4.2ns (133MHz) (max.)
Selectable Pipelined or Flow-Through output mode
Counter enable and repeat features
Dual chip enables allow for depth expansion without
additional logic
Full synchronous operation on both ports
– 5ns cycle time, 200MHz operation (14Gbps bandwidth)
– Fast 3.4ns clock to data out
– 1.5ns setup to clock and 0.5ns hold on all control, data, and
address inputs @ 200MHz
– Data input, address, byte enable and control registers
– Self-timed write allows fast cycle time
Separate byte controls for multiplexed bus and bus
matching compatibility
LVTTL- compatible, 3.3V (±150mV) power supply
for core
LVTTL compatible, selectable 3.3V (±150mV) or 2.5V
(±100mV) power supply for I/Os and control signals on
each port
Industrial temperature range (-40°C to +85°C) is
available at 166MHz and 133MHz
Available in 208-pin fine pitch Ball Grid Array (fpBGA) and
256-pin Ball Grid Array (BGA)
Supports JTAG features compliant with IEEE 1149.1
Green parts available, see ordering information
Functional Block Diagram
PL/FT
L
OPT
L
CLK
L
ADS
L
CNTEN
L
REPEAT
L
R/W
L
CE
0L
CE
1L
UB
L
LB
L
OE
L
PL/FT
R
OPT
R
CLK
R
ADS
R
CNTEN
R
REPEAT
R
R/W
R
CE
0R
CE
1R
UB
R
LB
R
OE
R
CONTROL
LOGIC
MUX
8Kx18
MEMORY
ARRAY
(BANK 0)
MUX
CONTROL
LOGIC
I/O
0L-17L
I/O
CONTROL
MUX
8Kx18
MEMORY
ARRAY
(BANK 1)
MUX
I/O
CONTROL
I/O
0R-17R
A
12L
A
0L
BA
5L
BA
4L
BA
3L
BA
2L
BA
1L
BA
0L
ADDRESS
DECODE
ADDRESS
DECODE
A
12R
A
0R
BA
5R
BA
4R
BA
3R
BA
2R
BA
1R
BA
0R
BANK
DECODE
MUX
8Kx18
MEMORY
ARRAY
(BANK 63)
BANK
DECODE
NOTE:
1. The Bank-Switchable dual-port uses a true SRAM
core instead of the traditional dual-port SRAM core.
As a result, it has unique operating characteristics.
Please refer to the functional description on page 18
for details.
MUX
,
TDI
TDO
JTAG
TMS
TCK
TRST
5628 drw 01
APRIL 2010
1
DSC 5628/9
©2010 Integrated Device Technology, Inc.
懂VB的近来帮下忙
本人用VS2005 编译了一个串口通讯的小软件 用VB写的 为什么当串口一收到数据的时候就弹出以下错误 错误 Temper11.exe NotSupportedException Control.Invoke 必须用于与在独立线程上创建 ......
bbslee888 嵌入式系统
SHNotificationAdd在WINCE 5.0 .net下不弹出气泡通知
如下代码在windows mobile手机上是可以弹出气泡的,但是在wince 5.0开发板上弹不出来.根据MSDN似乎应该是可以的。 SHNP_INFORM Notification bubble displays for the set duration, then d ......
strongli 嵌入式系统
vivado运行中出现“缓存溢出”错误
vivado在“运行实现”过程中总是出现这个错误,点击“中止”“忽略”都会直接退出vivado。普通笔记本内存4G,不开其他程序,只在运行vivado的情况下也有这个错误,有什么办法避免? 329861 ...
sanhuasr FPGA/CPLD
XILINX NEXYS3之数码管
本帖最后由 hjl240 于 2014-2-6 23:12 编辑 本实验实现数码管显示分钟与秒,并且第一个led每隔1秒状态翻转一次。将SW0拨到上面,时间开始走动。(由于没有找到数码管冒号的控制端,故用小数 ......
hjl240 FPGA/CPLD
有人用过MSP4250吗?
这芯片怎么回事,我使用了SD16A的第一、二、三通道(AIN0、AIN1、AIN2),每五通道(AIN4)与TIMERA的PWM(TA1、TA2)是同一个引脚。我使用了PWM输出。在使用中发现,只要我打开SD16A的第三通道 ......
406791698 微控制器 MCU
急求MSP430 LaunchPad 的L298N驱动程序! 各位拜托了
谢谢大家了! 本帖最后由 fcj1993 于 2013-9-4 23:34 编辑 ]...
fcj1993 微控制器 MCU

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 44  2899  745  1270  838  24  53  35  48  21 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved