电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

SI3010-F-GSR

产品描述telecom line management ics si2404 isomodem line-side
产品类别其他集成电路(IC)    消费电路   
文件大小3MB,共128页
制造商Silicon Laboratories Inc
标准
下载文档 详细参数 全文预览

SI3010-F-GSR在线购买

供应商 器件名称 价格 最低购买 库存  
SI3010-F-GSR - - 点击查看 点击购买

SI3010-F-GSR概述

telecom line management ics si2404 isomodem line-side

SI3010-F-GSR规格参数

参数名称属性值
是否Rohs认证符合
厂商名称Silicon Laboratories Inc
零件包装代码SOIC
包装说明ROHS COMPLIANT, SOIC-16
针数16
Reach Compliance Codecompli
商用集成电路类型CONSUMER CIRCUIT
JESD-30 代码R-PDSO-G16
长度9.9 mm
功能数量1
端子数量16
最高工作温度70 °C
最低工作温度
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装形状RECTANGULAR
封装形式SMALL OUTLINE
认证状态Not Qualified
座面最大高度1.75 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)3 V
表面贴装YES
温度等级COMMERCIAL
端子形式GULL WING
端子节距1.27 mm
端子位置DUAL
宽度3.9 mm

文档预览

下载PDF文档
S i 3 0 5 0 + S i 3 0 11 / 1 8 / 1 9
P
R O G R A M M A B L E
V
O I C E
D A A S
O L U T I O N S
Features
PCM highway data interface
µ-law/A-law companding
SPI control interface
GCI interface
80 dB dynamic range TX/RX
Line voltage monitor
Loop current monitor
+6 dBm or +3.2 dBm TX/RX level
mode
Parallel handset detection
3 µA on-hook line monitor current
Overload detection
Programmable line interface

AC termination

DC termination

Ring detect threshold

Ringer impedance
TIP/RING polarity detection
Integrated codec and 2- to 4-wire
analog hybrid
Programmable digital hybrid for
near-end echo reduction
Polarity reversal detection
Programmable digital gain in 0.1 dB
increments
Integrated ring detector
Type I and II caller ID support
Pulse dialing support
3.3 V power supply
Daisy-chaining for up to 16 devices
Greater than 5000 V isolation
Patented isolation technology
Ground start and loop start support
Available in Pb-free RoHS-compliant
packages
Ordering Information
See page 106.
Applications
DSL IADs
VoIP gateways
PBX and IP-PBX systems
Voice mail systems
DECT base stations
Package Options
SDITHR
20
Si3050
SDO
SDI
NC
24
23
22
21
NC
The Si3050+Si3011/18/19 Voice DAA chipset provides a highly-programmable
and globally-compliant foreign exchange office (FXO) analog interface. The
solution implements Silicon Laboratories' patented isolation capacitor technology,
which eliminates the need for costly isolation transformers, relays, or
opto-isolators, while providing superior surge immunity for robust field
performance. The Voice DAA is available as a chipset, a system-side device
(Si3050) paired with a line-side device (Si3011/18/19). The Si3050 is available in
a 20-pin TSSOP or a 24-pin QFN. The Si3011/18/19 is available in a 16-pin
TSSOP, a 16-pin SOIC, or a 20-pin QFN and requires minimal external
components. The Si3050 interfaces directly to standard telephony PCM
interfaces.
19
Description
CS
FSYNC
PCKLK
DTX
DRX
RGDT
1
2
3
4
5
6
SCLK
18
17
GND
VDD
VA
C1A
C2A
RESET
Si3050
Top View
GND
16
15
14
13
10
11
TGD
AOUT/INT
RG
NC
NC
DCT2
IGND
17
10
VREG2
DCT
Functional Block Diagram
Si3050
CS
SCLK
SDI
SDO
SDI THRU
PCLK
DTX
DRX
FSYNC
RGDT
RG
TGD
TGDE
RESET
AOUT/INT
Si3011/18/19
QE
NC
16
15 DCT3
14 QB
13 QE2
12 SC
7
RNG1
8
IGND
9
RNG2
11 NC
Si3018/19
RX
NC
RX
IB
C1B
C2B
1
2
3
4
5
6
VREG
20
19
18
Control
Data
Interface
Hybrid, AC
and DC
Terminations
Isolation
Interface
Isolation
Interface
Line
Data
Interface
IB
SC
DCT
VREG
VREG2
DCT2
DCT3
RNG1
RNG2
QB
QE
QE2
IGND
PAD
Ring Detect
Off-Hook
Control
Logic
US Patent# 5,870,046
US Patent# 6,061,009
Rev. 1.5 10/11
Copyright © 2011 by Silicon Laboratories
Si3050 + Si3011/18/19
TGDE
12
7
8
9
深圳成“5G全球第一城”:PCB行业的挑战与商机
你知道吗?深圳已经成为“全球5G第一城”! 深圳市市长陈如桂在“点亮深圳,5G智慧之城”发布会上宣布,深圳已经在全国率先实现5G独立组网全覆盖,深圳率先进入5G时代。 ......
就某个水呀 PCB设计
msp430 br指令使用
asm("br #0x8066"); 是指跳转到0x8066的地址去执行 asm("br &0x8066");等同于 m("br 0x8066"); 是指跳转到以0x8066存储空间中的数据为地址去执行 在内存中(RAM ......
Jacktang 微控制器 MCU
EEWORLD大学堂----迅速适应变化的以太网协议的3种方法
迅速适应变化的以太网协议的3种方法:https://training.eeworld.com.cn/course/2143您的设计能够迅速适应变化的以太网协议吗?您能够满足越来越高的性能要求吗?请观看这一视频,了解工业网络套 ......
chenyy FPGA/CPLD
请教关于无刷电机驱动问题
请教各位老师: 我有一个XXD 2450KV的航模无感无刷电机,电机上有三根线。我用6个mosfet和相关电路已经搭建好电机驱动电路,使用fpga作为信号源,使用的是专门驱动这种电机的11.4V电池 ......
fatbobwang 电机控制
RT_THREAD 静态内存管理
下面给出静态内存池管理实验程序。。 在这个程序中,首先向系统中申请了一个内存池,初始化两个静态线程。 在线程1中申请48个内存块和线程2中主要完成内存块的释放。。。。 大家可以自 ......
shilaike 嵌入式系统
【设计工具】Virtex-4 FPGA 嵌入式三模式以太网 MAC 用户指南 [用户指南]
Virtex-4 FPGA 嵌入式三模式以太网 MAC 用户指南 。 84710 本帖最后由 GONGHCU 于 2012-3-31 23:20 编辑 ]...
GONGHCU FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2593  276  1190  1144  379  57  51  6  45  35 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved