电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

MK1077470GAT4A

产品描述Ceramic Capacitor, Multilayer, Ceramic, 500V, 2% +Tol, 2% -Tol, C0G, -/+30ppm/Cel TC, 0.000047uF, 1210,
产品类别无源元件    电容器   
文件大小119KB,共3页
制造商AVX
标准
下载文档 详细参数 全文预览

MK1077470GAT4A概述

Ceramic Capacitor, Multilayer, Ceramic, 500V, 2% +Tol, 2% -Tol, C0G, -/+30ppm/Cel TC, 0.000047uF, 1210,

MK1077470GAT4A规格参数

参数名称属性值
是否Rohs认证符合
Objectid717346309
包装说明, 1210
Reach Compliance Codecompliant
ECCN代码EAR99
电容0.000047 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
高度1.27 mm
JESD-609代码e3
长度3.2 mm
多层Yes
负容差2%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形式SMT
包装方法TR, 13 Inch
正容差2%
额定(直流)电压(URdc)500 V
尺寸代码1210
温度特性代码C0G
温度系数30ppm/Cel ppm/°C
端子面层Matte Tin (Sn)
宽度2.49 mm

文档预览

下载PDF文档
MK Series Capacitors
Ultra Low ESR, C0G (NP0) Chip Capacitors
GENERAL INFORMATION
Capacitors are C0G (NP0) chip capacitors specially designed
for “Ultra” low ESR for applications in the communications
market. Max ESR and effective capacitance are met on each
value producing lot to lot uniformity. Sizes available are EIA
chip sizes 0402, 0603, 0805, and 1210.
DIMENSIONS:
inches (millimeters)
0402
A
B
C
B
D
E
D
A
C
B
D
E D
D
E
D
0603
A
0805
A
1210
C
B
C
Size
0402
0603
0805
1210
A
0.039±0.004
0.060±0.010
0.079±0.008
0.126±0.008
(1.00±0.1)
(1.52±0.25)
(2.01±0.2)
(3.2±0.2)
B
0.020±0.004
0.030±0.010
0.049±0.008
0.098±0.008
(0.50±0.1)
(0.76±0.25)
(1.25±0.2)
(2.49±0.2)
C
0.024 (0.6) max
0.036 (0.91) max
0.040±0.005 (1.02±0.127)
0.050±0.005 (1.27±0.127)
D
N/A
0.010±0.005 (0.25±0.13)
0.020±0.010 (0.51±0.254)
0.025±0.015 (0.635±0.381)
inches (mm)
E
N/A
0.030 (0.76) min
0.020 (0.51) min
0.040 (1.02) min
HOW TO ORDER
MK05
Case Size
MK02 = 0402
MK03 = 0603
MK05 = 0805
MK10 = 1210
V
7
Dielectric =
Ultra Low
ESR
100
J
Capacitance
Tolerance
Code
B = ±0.1pF
C = ±0.25pF
D = ±0.5pF
F = ±1%
G = ±2%
J = ±5%
K = ±10%
M = ±20%
A
T
Termination
T = 100% Tin
2
A
Special Code
A = Standard
Voltage Code
3 = 25V
5 = 50V
1 = 100V
2 = 200V
V = 250V
7 = 500V
Failure Rate
Code
A = Not Applicable
Packaging
Code
2 = 7" Reel
4 = 13" Reel
9 = Bulk
Capacitance
EIA Capacitance Code in pF.
First two digits = significant figures
or “R” for decimal place.
Third digit = number of zeros or
after “R” significant figures.
LEAD-FREE COMPATIBLE
COMPONENT
8
201
电源芯片怎么提高带负载能力
在学校按照国外芯片结构搭建了一个带隙电路,但是仿真发现带负载能力不行;而且要加电容牺牲带宽来补偿相位裕度。 不加电容电路就等幅震荡。 请问有没有什么办法可以提高带负载能力; 有没有 ......
芝麻薄脆饼饼 模拟电子
【一起做FPGA】专题——内容架构安排
本次专题主要针对Altera Fpga专题适用对象: FPGA菜鸟 or FPGA初学者专题的目的:熟悉FPGA开发流程,熟悉和掌握FPGA开发中的常用工具;使初学者能够入门,使菜鸟有所提高!一. 硬件设计1. FPGA ......
chenzhufly FPGA/CPLD
信号发生器
本帖最后由 paulhyde 于 2014-9-15 04:21 编辑 信号发生器...
onlytime417 电子竞赛
外观和树莓派zero一样的ESP32开发板
ATMegaZero ESP32-S2是一个外观和树莓派zero一样的ESP32开发板,这意味着形状和 40 针 GPIO 接口与 Pi Zero 相同,可以使用相同的配件。 538495 https://groupgets.com/campaigns/936 ......
dcexpert MicroPython开源版块
ESD设计时放置位置最好放置在PCB的什么地方?
本帖最后由 we36147 于 2022-9-26 01:25 编辑 ESD设计时放置位置最好放置在PCB的什么地方? ...
we36147 模拟与混合信号

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1547  2637  2233  99  1071  32  54  45  2  22 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved