电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

P11P2FCGGSA10201KF

产品描述Potentiometer, Cermet, 0.5W, 200ohm, 10% +/-Tol, -150,150ppm/Cel,
产品类别无源元件    电阻器   
文件大小232KB,共13页
制造商Vishay(威世)
官网地址http://www.vishay.com
标准
下载文档 详细参数 全文预览

P11P2FCGGSA10201KF概述

Potentiometer, Cermet, 0.5W, 200ohm, 10% +/-Tol, -150,150ppm/Cel,

P11P2FCGGSA10201KF规格参数

参数名称属性值
是否Rohs认证符合
Objectid705966468
Reach Compliance Codecompliant
构造Modular
JESD-609代码e3
最高工作温度100 °C
最低工作温度-40 °C
封装高度12.5 mm
封装长度12.5 mm
封装形式Panel Mount
包装方法Box
额定功率耗散 (P)0.5 W
电阻200 Ω
电阻器类型POTENTIOMETER
旋转角270 deg
系列P11P
技术CERMET
温度系数150 ppm/°C
端子面层Matte Tin (Sn)
容差10%

文档预览

下载PDF文档
P11P, P11D
Vishay Sfernice
12.5 mm Modular Panel Potentiometers
High Dielectric Strength
FEATURES
High dielectric strength potentiometer up to
5000 V
rms
12.5 mm square single turn panel control
Plastic shaft and bushing
Two shaft lengths and 29 terminal styles
P11P: Cermet element
P11D: Conductive plastic element
Multiple assemblies - up to seven modules
Test according to CECC 41 000
Shaft and panel sealed version
Up to twenty-one indent positions
Rotary switch options
Custom designs
VERSATILE
MODULAR
COMPACT
ROBUST
CONFIGURATION EXAMPLE -
Dimensions in mm (Inches)/Tolerance ± 0.5 mm (± 0.02")
Single module, single shaft, solder lugs, imperial bushing and shaft
Ø 6.35
(Ø 0.25)
8
(0.315)
9.5
(0.374)
1.8
(0.071)
12.5
(0.492)
2.4
(0.094)
12.5
(0.492)
6.8
(0.27)
A
22.2
(0.874)
4.65
(0.183)
4.65
(0.183)
4.9
(0.193)
7.07
(0.278)
0.9
(0.035)
DETAIL A
Single module, single shaft, vertical mounting, PC pins with support plate, imperial bushing and shaft
12.7
(0.5)
3/8-32 UNEF 2A
2.54
(0.1)
2.54
(0.1)
Single module, single shaft, solder lugs, imperial bushing and shaft
Ø 6.4
(Ø 0.25)
9.5
(0.374)
3/8-32 UNEF 2A
13.1
(0.516)
3.6
(0.14)
15.8
(0.624)
3.8
(0.15)
2.54
(0.1)
2.54
(0.1)
12.5
(0.492)
www.vishay.com
1
For technical questions, contact: sfer@vishay.com
Document Number: 51059
Revision: 27-Nov-08
13.1
(0.516)
【FPGA问题讨论】用XILINX自带的XST做综合遇到问题
之前是用synplify的,现在改用XST,但是发现UCF文件中的一些语句不知道怎么写,比如用synplify是可以这样写,用XST呢,该怎么改? INST genblk0.FC_GTX_.FC2_DUAL LOC = GTX_DUAL_X1Y11;其中FC_ ......
eeleader FPGA/CPLD
[求助] 如何用VHDL设计一个延时器
输入是一些随机产生的信号,要求所有的这些输入信号在延时100个时钟周期(外部时钟)后依次输出。请问这个该如何设计?谢谢!...
GeorgePCB FPGA/CPLD
TI LM3S8962开发板套件小板的作用~
昨天飞雪001问及小板的作用,这里解释一下: 小板子是一个CAN的评估板,可以单独使用,但要另配仿真器 要么就是连在大板子上用,可以用大板子上的仿真器...
soso 微控制器 MCU
如何设计RTC电路
RTC(Real_Time Clock)为整个电子系统提供时间基准,MCU、MPU、CPU均离不开RTC电路设计,在设计、应用RTC单元时,常常会发现延时、超时或者功耗过大现象,如何解决RTC精度以及功耗问题呢?本 ......
Aguilera 模拟与混合信号
基于BA3121解决音频信号地噪声的经验
分享一个实际项目中遇到的一个音频问题。 在嵌入式产品、机器人等设计中,音频功放设计有时候必不可少,我们对音频的要求不高,只要音量足够,声音听起来更干净,清晰,没有噪音即可,毕竟 ......
fish001 模拟与混合信号
尝一下DE1-SoC—HPS--FPGA
尝一下DE1-SoC—HPS--FPGA static/image/hrline/4.gifhttps://dl2.eeworld.com.cn/bbs/static/image/hrline/4.gif 关键词:Cyclone V 、5CSEMA5、 DE1-SoC 学习DE1-SoC也有三个 ......
574433742 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2041  2594  2709  433  1653  42  53  55  9  34 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved